• Tecnologia CMOS statica ad alto rendimento
  • tempo di ciclo di istruzione 25-ns (40 megahertz)
  • Prestazione 40-MIPS
  • Progettazione a bassa potenza 3.3-V
• Sulla base del centro del CPU di TMS320C2xx DSP
  • Codice-compatibile con F243/F241/C242
  • Insieme e modulo delle istruzioni compatibili con F240
• Opzioni della ROM e) SE (istantanee (LC) del dispositivo
  • LF240xA: LF2407A, LF2406A, LF2403A, LF2402A
  • LC240xA: LC2406A, LC2404A, LC2403A, LC2402A
• Memoria del Su chip
  • Fino a 32K esprime x 16 bit di EEPROM istantaneo (4 settori) o della ROM
  • Caratteristica programmabile «di Codice-sicurezza» per il Su chip Flash/ROM
  • Fino a 2.5K esprime x 16 bit dei dati/programma RAM
    • 544 parole di Doppio-Access RAM
    • Fino alle parole 2K di Unico Access RAM
• ROM dello stivale (dispositivi di LF240xA)
  • Bootloader di SCI/SPI
• Fino a due moduli del Evento-responsabile (EV) (EVA e EVB), ciascuno include:
  • Due temporizzatori per tutti gli usi di 16 bit
  • Otto canali di modulazione di Impulso-larghezza di 16 bit (PWM) che permettono a:
    • Controllo trifase dell'invertitore
    • Centro o Bordo-allineamento dei canali di PWM
    • Arresto di Manica di emergenza PWM con il Pin esterno di PDPINTx
  • Deadband programmabile (Deadtime) impedisce Tiro-attraverso gli errori
  • Tre unità di bloccaggio per la Del tempo timbratura degli eventi esterni
  • Qualificatore introdotto per i perni scelti
  • Circuiti dell'interfaccia del codificatore di posizione del Su chip
  • Sincronizzato Un--'alla conversione
  • Progettato per induzione di CA, BLDC, riluttanza commutata e controllo motorio passo passo
  • Applicabile per controllo multiplo del convertitore e/o del motore
• Interfaccia esterna di memoria (LF2407A)
  • 192K esprime x 16 bit della memoria totale: 64K programma, 64K dati, ingresso/uscita 64K
• Modulo del temporizzatore del cane da guardia (WD)
• convertitore analogico-digitale di 10 bit (ADC)
  • 8 o 16 canali di ingresso multiplexati
  • 500 NS MIN Conversion Time
  • Sequenziatori gemellati selezionabili 8-State avviati da due responsabili di evento
• Modulo 2.0B (LF2407A, 2406A, 2403A) di Area Network del regolatore (POSSA)
• La per la trasmissione dei dati di serie interfaccia (SCI)
• interfaccia periferica di serie di 16 bit (SPI) (LF2407A, 2406A, LC2404A, 2403A)
• Generazione di orologio basata del Fase-Bloccato-ciclo (PLL)
• Fino a 40 individualmente programmabili, perni per tutti gli usi multiplexati dell'ingresso/uscita (GPIO)
• Fino a cinque interruzioni esterne (protezione del dispositivo di presa di forza, risistemazione, due interruzioni di Maskable)
• Gestione di potere:
  • Tre spengono i modi
  • Capacità di spegnere indipendente ogni unità periferica
• Ad emulazione basata a ricerca JTAG-compiacente in tempo reale, norma 1149,1 (JTAG) di IEEE
• Gli strumenti di sviluppo includono:
  • Compilatore C dell'ANSI di Texas Instruments (TI), assemblatore/linker e ™ di Studio del compositore di codice; Debugger
  • Moduli di valutazione
  • Ad Auto-emulazione basata a ricerca (XDS510™;)
  • Vasto supporto di terzi del controllo motorio di Digital
• Opzioni del pacchetto
  • 144-Pin LQFP PGE (LF2407A)
  • 100-Pin LQFP PZ (2406A, LC2404A)
  • 64-Pin TQFP PAG (LF2403A, LC2403A, LC2402A)
  • PAGINA di 64-Pin QFP (2402A)
• Opzioni estese di temperatura (A e S)
  • : – 40°C a 85°C
  • S: – 40°C a 125°C

Azione regolari di CM GROUP:

TMS320F2812PGFA

TMS320F28335PGFA

TMS320C6747DZKBT3

TMS320C6416EGLZA6E

TMS320LF2407APGEA

TMS320C6713BPYPA200