Chip a circuito integrato AT28C256-15PU 256K (32K x 8) EEPROM parallela paginata

Chip integrato AT28C256-15PU 256K (32K x 8) EEPROM parallela paginata

Caratteristiche

Tempo di accesso in lettura rapido: 150 ns

Operazione di scrittura automatica della pagina – Indirizzo interno e latch dati per 64 byte – Timer di controllo interno

Tempi del ciclo di scrittura veloce – Tempo del ciclo di scrittura della pagina: 3 ms o 10 ms massimo – Operazione di scrittura della pagina da 1 a 64 byte

Bassa dissipazione di potenza – Corrente attiva 50 mA – Corrente di standby CMOS 200 µA

Protezione dei dati hardware e software

Polling dei dati per il rilevamento della fine della scrittura

Tecnologia CMOS ad alta affidabilità – Durata: 104 o 105 cicli – Conservazione dei dati: 10 anni

Alimentazione singola 5V ± 10%.

Ingressi e uscite compatibili CMOS e TTL

Pinout a livello di byte approvato JEDEC

Intervalli di temperatura militari e industriali completi

Opzione confezione verde (priva di Pb/alogenuri).

1. Descrizione

L'AT28C256 è una memoria di sola lettura programmabile e cancellabile elettricamente ad alte prestazioni.I suoi 256 K di memoria sono organizzati come 32.768 parole per 8 bit.Prodotto con l'avanzata tecnologia CMOS non volatile di Atmel, il dispositivo offre tempi di accesso fino a 150 ns con una dissipazione di potenza di soli 440 mW.Quando il dispositivo è deselezionato, la corrente di standby CMOS è inferiore a 200 µA.Si accede all'AT28C256 come una RAM statica per il ciclo di lettura o scrittura senza la necessità di componenti esterni.Il dispositivo contiene un registro di pagina a 64 byte per consentire la scrittura simultanea di un massimo di 64 byte.Durante un ciclo di scrittura, gli indirizzi e da 1 a 64 byte di dati vengono bloccati internamente, liberando l'indirizzo e il bus dati per altre operazioni.Dopo l'avvio di un ciclo di scrittura, il dispositivo scriverà automaticamente i dati bloccati utilizzando un timer di controllo interno.La fine di un ciclo di scrittura può essere rilevata dal DATA Polling di I/O7.Una volta rilevata la fine di un ciclo di scrittura, può iniziare un nuovo accesso in lettura o scrittura.L'AT28C256 di Atmel ha caratteristiche aggiuntive per garantire alta qualità e producibilità.Il dispositivo utilizza la correzione degli errori interni per una maggiore durata e migliori caratteristiche di conservazione dei dati.È disponibile un meccanismo software opzionale di protezione dei dati per proteggersi da scritture involontarie.Il dispositivo include anche 64 byte extra di EEPROM per l'identificazione o il tracciamento del dispositivo.

2. Configurazioni dei pin

4. Funzionamento del dispositivo

4.1 Leggi

Si accede all'AT28C256 come una RAM statica.Quando CE e OE sono bassi e WE è alto, i dati memorizzati nella posizione di memoria determinata dai pin di indirizzo vengono asseriti sulle uscite.Le uscite vengono poste nello stato di alta impedenza quando CE o OE è alto.Questo controllo a doppia linea offre ai progettisti flessibilità nel prevenire la contesa del bus nel loro sistema.

Scrittura a 4,2 byte

Un impulso basso sull'ingresso WE o CE con CE o WE basso (rispettivamente) e OE alto avvia un ciclo di scrittura.L'indirizzo è bloccato sul fronte di discesa di CE o WE, a seconda di quale evento si verifichi per ultimo.I dati vengono bloccati dal primo fronte di salita di CE o WE.Una volta avviata la scrittura di un byte, verrà automaticamente completato il tempo necessario.Una volta avviata un'operazione di programmazione e per la durata di tWC, un'operazione di lettura sarà effettivamente un'operazione di polling.

4.3 Scrittura pagina

L'operazione di scrittura della pagina dell'AT28C256 consente di scrivere nel dispositivo da 1 a 64 byte di dati durante un singolo periodo di programmazione interna.Un'operazione di scrittura di pagina viene avviata allo stesso modo di una scrittura di byte;il primo byte scritto può quindi essere seguito da 1 a 63 byte aggiuntivi.Ogni byte successivo deve essere scritto entro 150 µs (tBLC) dal byte precedente.Se il limite tBLC viene superato, l'AT28C256 smetterà di accettare dati e avvierà l'operazione di programmazione interna.Tutti i byte durante un'operazione di scrittura della pagina devono risiedere sulla stessa pagina definita dallo stato degli ingressi A6 - A14.Per ogni transizione WE da alto a basso durante l'operazione di scrittura della pagina, A6 - A14 devono essere gli stessi.Gli ingressi da A0 a A5 vengono utilizzati per specificare quali byte all'interno della pagina devono essere scritti.I byte possono essere caricati in qualsiasi ordine e possono essere modificati entro lo stesso periodo di caricamento.Verranno scritti solo i byte specificati per la scrittura;non si verifica il ciclo non necessario di altri byte all'interno della pagina.

4.4 Sondaggio DATI

L'AT28C256 dispone di DATA Polling per indicare la fine di un ciclo di scrittura.Durante un ciclo di scrittura di un byte o di una pagina, un tentativo di lettura dell'ultimo byte scritto risulterà nel complemento dei dati scritti da presentare su I/O7.Una volta completato il ciclo di scrittura, i dati veri sono validi su tutte le uscite e può iniziare il successivo ciclo di scrittura.Il polling dei dati può iniziare in qualsiasi momento durante il ciclo di scrittura

4.5 Bit di commutazione

Oltre al DATA Polling, l'AT28C256 fornisce un altro metodo per determinare la fine di un ciclo di scrittura.Durante l'operazione di scrittura, i tentativi successivi di leggere i dati dal dispositivo comporteranno la commutazione I/O6 tra uno e zero.Una volta completata la scrittura, I/O6 interromperà la commutazione e verranno letti dati validi.La lettura del bit di commutazione può iniziare in qualsiasi momento durante il ciclo di scrittura.

4.6 Protezione dei dati

Se non vengono prese precauzioni, potrebbero verificarsi scritture involontarie durante le transizioni dell'alimentazione del sistema host.Atmel ha incorporato funzionalità hardware e software che proteggeranno la memoria da scritture involontarie.

4.6.1 Protezione hardware

Le funzionalità hardware proteggono da scritture involontarie sull'AT28C256 nei seguenti modi: (a) rilevamento VCC – se VCC è inferiore a 3,8 V (tipico) la funzione di scrittura è inibita;(b) Ritardo di accensione VCC: una volta che VCC ha raggiunto 3,8 V, il dispositivo andrà automaticamente in timeout di 5 ms (tipico) prima di consentire una scrittura;(c) inibizione della scrittura: mantenere uno qualsiasi dei cicli di scrittura OE basso, CE alto o WE alto inibisce;e (d) filtro antirumore: impulsi inferiori a 15 ns (tipico) sugli ingressi WE o CE non avvieranno un ciclo di scrittura.

4.6.2 Protezione dei dati del software

Sull'AT28C256 è stata implementata una funzione di protezione dei dati controllata da software.Se abilitata, la protezione dei dati del software (SDP) impedirà scritture involontarie.La funzione SDP può essere abilitata o disabilitata dall'utente;l'AT28C256 viene spedito da Atmel con SDP disabilitato.

SDP è abilitato dal sistema host che invia una serie di tre comandi di scrittura;tre byte specifici di dati vengono scritti in tre indirizzi specifici (fare riferimento all'algoritmo "Protezione dei dati del software").Dopo aver scritto la sequenza di comandi a 3 byte e dopo tWC, l'intero AT28C256 sarà protetto da operazioni di scrittura involontarie.Va notato che, una volta protetto, l'host può ancora eseguire una scrittura di byte o pagina sull'AT28C256.Questo viene fatto facendo precedere i dati da scrivere dalla stessa sequenza di comandi a 3 byte utilizzata per abilitare SDP.

Una volta impostato, SDP rimarrà attivo a meno che non venga emessa la sequenza di comandi di disabilitazione.Le transizioni di alimentazione non disabilitano SDP e SDP proteggerà l'AT28C256 durante le condizioni di accensione e spegnimento.Tutte le sequenze di comandi devono essere conformi alle specifiche di temporizzazione della scrittura della pagina.I dati nelle sequenze di comandi di abilitazione e disabilitazione non vengono scritti nel dispositivo e gli indirizzi di memoria utilizzati nella sequenza possono essere scritti con i dati in un'operazione di scrittura di byte o pagina.

Dopo aver impostato SDP, qualsiasi tentativo di scrivere sul dispositivo senza la sequenza di comandi a 3 byte avvierà i timer di scrittura interni.Nessun dato verrà scritto sul dispositivo;tuttavia, per la durata di tWC, le operazioni di lettura saranno effettivamente operazioni di polling.4.7 Identificazione del dispositivo L'utente ha a disposizione 64 byte extra di memoria EEPROM per l'identificazione del dispositivo.Aumentando A9 a 12 V ± 0,5 V e utilizzando le posizioni degli indirizzi da 7FC0H a 7FFFH, i byte aggiuntivi possono essere scritti o letti allo stesso modo del normale array di memoria.

4.8 Modalità opzionale di cancellazione del chip

L'intero dispositivo può essere cancellato utilizzando un codice software a 6 byte.Consultare la nota applicativa "Software Chip Erase" per i dettagli

Offerta di vendita calda!!!