M24C08-WMN6TP 16Kbit , 8Kbit , 4Kbit , 2Kbit e 1Kbit Seriale Bus I²C EEPROM

M24C08-WMN6TP 16Kbit, 8Kbit, 4Kbit, 2Kbit e 1Kbit Bus seriale I²C EEPROM

RIEPILOGO DELLE CARATTERISTICHE

L'interfaccia seriale I2C a due fili supporta il protocollo 400kHz

Tensione di alimentazione singola: – da 4,5 a 5,5 V per M24Cxx – da 2,5 a 5,5 V per M24Cxx-W – da 1,8 a 5,5 V per M24Cxx-R Ingresso di controllo scrittura

BYTE e PAGE WRITE (fino a 16 Byte)

Modalità LETTURA CASUALE e SEQUENZIALE

Ciclo di programmazione autoscatto

Incremento automatico dell'indirizzo

Comportamento ESD/Latch-Up migliorato

Più di 1 milione di cicli di cancellazione/scrittura

Più di 40 anni di conservazione dei dati

DESCRIZIONE SINTETICA

Questi dispositivi di memoria programmabile elettricamente cancellabile (EEPROM) compatibili con I2C sono organizzati come 2048/1024/512/256/128 x 8 (M24C16, M24C08, M24C04, M24C02, M24C01).

2C utilizza un'interfaccia seriale a due fili, comprendente una linea dati bidirezionale e una linea di clock.I dispositivi portano un codice di identificazione del tipo di dispositivo a 4 bit integrato (1010) in conformità con la definizione del bus I2C.Il dispositivo si comporta come uno slave nel protocollo I2C, con tutte le operazioni di memoria sincronizzate dal clock seriale.Le operazioni di lettura e scrittura vengono avviate da una condizione di avvio, generata dal master del bus.La condizione di avvio è seguita da un codice di selezione del dispositivo e da un bit RW (come descritto nella Tabella 2), terminata da un bit di riconoscimento.

Durante la scrittura dei dati nella memoria, il dispositivo inserisce un bit di conferma durante il nono tempo di bit, dopo la trasmissione a 8 bit del bus master.Quando i dati vengono letti dal master del bus, il master del bus conferma la ricezione del byte di dati allo stesso modo.I trasferimenti di dati vengono terminati da una condizione Stop dopo un Ack for Write e dopo un NoAck for Read.

Ripristino all'accensione: protezione da scrittura blocco VCC

Per prevenire il danneggiamento dei dati e operazioni di scrittura involontarie durante l'accensione, è incluso un circuito POR (Power On Reset).All'accensione, il ripristino interno viene mantenuto attivo fino a quando VCC non raggiunge il valore di soglia POR e tutte le operazioni vengono disabilitate: il dispositivo non risponde a nessun comando.Allo stesso modo, quando VCC scende dalla tensione di esercizio, al di sotto del valore di soglia POR, tutte le operazioni vengono disabilitate e il dispositivo non risponde ad alcun comando.Un VCC stabile e valido (come definito nella Tabella 6. e nella Tabella 7.) deve essere applicato prima di applicare qualsiasi segnale logico.

DESCRIZIONE DEL SEGNALE

Orologio seriale (SCL).Questo segnale di ingresso viene utilizzato per eseguire lo strobe di tutti i dati in entrata e in uscita dal dispositivo.Nelle applicazioni in cui questo segnale viene utilizzato dai dispositivi slave per sincronizzare il bus a un clock più lento, il bus master deve avere un'uscita open drain e un resistore di pull-up può essere collegato da Serial Clock (SCL) a VCC.(La figura 4. indica come si può calcolare il valore della resistenza di pull-up).Nella maggior parte delle applicazioni, tuttavia, questo metodo di sincronizzazione non viene utilizzato e quindi il resistore di pull-up non è necessario, a condizione che il bus master abbia un'uscita push-pull (anziché open drain).

Dati seriali (SDA).Questo segnale bidirezionale viene utilizzato per trasferire i dati all'interno o all'esterno del dispositivo.È un'uscita open drain che può essere collegata in OR con altri segnali open drain o open collector sul bus.Un resistore pull up deve essere collegato da Serial Data (SDA) a VCC.(La figura 4. indica come si può calcolare il valore della resistenza di pull-up).

Abilita chip (E0, E1, E2).Questi segnali di ingresso vengono utilizzati per impostare il valore che si vuole cercare sui tre bit meno significativi (b3, b2, b1) del Device Select Code a 7 bit.Questi ingressi devono essere collegati a VCC o VSS, per stabilire il codice di selezione del dispositivo.

Controllo di scrittura (WC).Questo segnale di ingresso è utile per proteggere l'intero contenuto della memoria da involontarie operazioni di scrittura.Le operazioni di scrittura sono disabilitate sull'intero array di memoria quando Write Control (WC) è impostato su High.Quando non è connesso, il segnale viene letto internamente come VIL e le operazioni di scrittura sono consentite.Quando Write Control (WC) è impostato su Alto, i byte di selezione dispositivo e indirizzo vengono riconosciuti, i byte di dati non vengono riconosciuti.

Offerta di vendita calda!!!