Circuito elettrico Chips High Speed 75ALS180 SN75ALS180DR
circuit board ic
,electronic chip board
Circuito elettrico Chips High Speed 75ALS180 SN75ALS180
PAIA DIFFERENZIALI DEL DRIVER E DEL RICEVITORE DI 75ALS180 SN75ALS180
CARATTERISTICHE
Soddisfaccia o superi le richieste del † di TIA/EIA-485-A, di TIA/EIA-422-B e della raccomandazione V.11 del ITU
Circuiti a bassa potenza avanzati ad alta velocità di Schottky
Progettato per l'operazione 25-Mbaud sia nelle applicazioni di serie che parallele
Direzione obliqua bassa fra i dispositivi. 6 NS massimi
Requisiti Rifornimento-correnti bassi. massimo 30 mA
Perni del singolo ingresso/uscita del ricevitore e del driver con VCC doppio e terra doppia
Ampio positivo e gamme negative di tensione del bus dell'ingresso/uscita
Driver Output Capacity. ±60 mA
Protezione termica di arresto
Limitazione Negativo-corrente del positivo del driver e
Impedenza introdotta ricevitore. 12 kΩ Min Receiver Input Sensitivity. ±200 sistemi MV massimo
Isteresi introdotta ricevitore. tipo di 60 sistemi MV
Funzioni a partire da un singolo rifornimento 5-V
Ciclo iniziale senza impulso e spegnere protezione
descrizione/informazioni di ordinazione
Le paia differenziali del driver SN65ALS180 e SN75ALS180 e del ricevitore sono circuiti integrati progettati per della comunicazione dei dati bidirezionale sulle linee multipunto della bus-trasmissione. Sono progettate per le linee bilanciate ed incontrano la raccomandazione V.11 di TIA/EIA-422-B, di TIA/EIA-485-A e del ITU.
Gli SN65ALS180 e gli SN75ALS180 combinano una linea driver differenziale di 3 stati e una linea ricevitore dell'ingresso differenziale, di cui tutt'e due funzionano a partire da una singola alimentazione elettrica 5-V. Il driver ed il ricevitore hanno attivo alto e attivo-basso permette a, rispettivamente, che può essere collegato insieme esternamente per funzionare come controllo della direzione. Le uscite differenziali del driver e gli ingressi differenziali del ricevitore sono collegati per separare i terminali per la maggior flessibilità e sono destinati per offrire il caricamento minimo al bus quando il driver è disabile o VCC = 0. Questi porti caratterizzano le ampie immagini positive e negative di tensione del comune-modo, rendenti il dispositivo adatto ad applicazioni della linea del partito.
| PARAMETRO | CONDIZIONI DI PROVA | TIPO MINIMO ‡ MAX | UNITÀ |
| tempo di ritardo dell'uscita differenziale del TD (OD) | RL = 54 Ω, CL = 50 PF, vedono figura 3 | 3 8 13 | NS |
| Direzione obliqua di impulso ( TD (ODH) – del TD (ODL)) | RL = 54 Ω, CL = 50 PF, vedono figura 3 | 1 6 | NS |
| tempo di transizione dell'uscita differenziale del tt (OD) | RL = 54 Ω, CL = 50 PF, vedono figura 3 | 3 8 13 | NS |
| il tPZH ha prodotto per permettere al tempo all'alto livello | RL = Ω 110, vedono figura 4 | 23 50 | NS |
| il tPZL ha prodotto per permettere al tempo ad a basso livello | RL = Ω 110, vedono figura 5 | 19 24 | NS |
| il tPHZ ha prodotto disattiva il tempo dall'alto livello | RL = Ω 110, vedono figura 4 | 8 13 | NS |
| il tPLZ ha prodotto disattiva il tempo da a basso livello | RL = Ω 110, vedono figura 5 | 8 13 | NS |
Il ‡ tutti i valori tipici è a VCC = 5 V e TUM = 25°C
| Immagine | parte # | Descrizione | |
|---|---|---|---|
|
|
Livello della metropolitana 3 MSL di Pin PLCC del driver DMOS 5V 44 del motore passo a passo di potere di A3977SEDTR |
Bipolar Motor Driver DMOS Logic 44-PLCC (16.59x16.59)
|