Il codec monolitico del PCM del quadrato/filtro IC elettronico scheggia TP3094V/NOPB, quattro canali di voce

Il codec monolitico del PCM del quadrato/filtro IC elettronico scheggia TP3094, quattro canali di voce

Descrizione generale

Il TP3094 è un dispositivo monolitico di codec e del filtrante del PCM implementato facendo uso di un'architettura di elaborazione numerica dei segnali. Fornisce quattro canali di voce, combinandosi trasmetta passa-banda e ricevere i filtri da canale passa-basso con il companding Alaw o codificatori e decodificatori del PCM di m.-legge. Il dispositivo è fabbricato facendo uso del processo avanzato del CMOS del cittadino.

Il dispositivo include i filtri da anti-aliasing ed i convertitori di sigma-delta dedicati ad ogni canale e da un'unità comune di elaborazione dei segnali che esegue tutta la filtrazione restante e l'elaborazione per i quattro canali.

Il TP3094 comprende un'interfaccia digitale flessibile del PCM, che permette che il dispositivo sia collegato ai bus del PCM dei formati differenti. Può anche essere collegato con altri dispositivi TP3094 ad un modo della cascata, per un sistema con fino a 128 interfacce dei VASI (quando un bus del PCM 2.048MHz è utilizzato).

Caratteristiche

• Tratta quattro canali di voce

• Sistema completo del filtro e di codec compreso: - Trasmetta e ricevi i filtri da canale - Un-legge o m.-legge codificatore/decodificatore di companding

• Spenga il modo per basso consumo energetico

• Compatibile a divisione di tempo standard ha multiplexato il bus del PCM - modo pungente 8, segnale della struttura da riferimento esterno - modo pungente 32, TSA interno, con gli ST consecutivi

• Fino a 128 canali (32 dispositivi) possono essere precipitati a cascata

• Un-legge programmabile di funzioni (comuni per tutti e 4 i canali): - o m.-legge - singolo orologio di MCLK, automaticamente selezionabile da 8.192MHz, da 4.096MHz, da 2.048MHz e da 1.536/1.544MHz - Digital e modi di prova di "loopback" analogico

• Progettato per le applicazioni di LSSGR e del CCITT

• Singola alimentazione elettrica di +5V

• 44 pacchetto del supporto della superficie del cavo PLCC

• Massimizzi la densità del circuito del linecard

• Uso in ufficio centrale, nel trasportatore del ciclo e nelle carte della linea e del tronco di abbonato dell'attrezzatura di linea di accesso al centralino privato

• Ampia gamma di temperatura di funzionamento -40°C a 85°C

Pin Descriptions

Il Master di MCLK (input) ed il PCM hanno morso l'input di orologio. Devono essere qualsiasi 1.536MHz/1.544MHz, 2.048MHz, 4.096MHz o 8.192MHz. Il suo valore è individuato automaticamente internamente su potere su con l'input valido di sincronizzazione della struttura.

AVCC0, AVCC1

Perni positivi del rifornimento per i circuiti analogici. AVCC0 è per il canale 0 ed il canale 1. AVCC1 è per il canale 2 ed il canale 3.

AVCC0=AVCC1=+5V ±5%. Questi due perni dovrebbero essere collegati insieme fuori del dispositivo.

AGND0, AGND1

Terra analogica. Tutti i segnali analogici sono forniti di rimandi a AGND0 e a AGND1. AGND0 è la terra analogica per il canale 0 ed il canale 1. AGND1 è la terra analogica per il canale 2 ed il canale 3. Questi due perni dovrebbero essere collegati insieme fuori del dispositivo.

DVCC

Rifornimento positivo per i circuiti digitali.

DVCC=+5V ±5%.

DGND

Terra di Digital. Tutti i segnali di logica sono forniti di rimandi a DGND. Questa terra deve essere collegata alla terra di altri dispositivi digitali al livello di bordo.

Porti analogici

VXI0-, VXI1-, VXI2-, VXI3- (input)

Invertendo le entrate analogiche del trasmetta gli amplificatori dell'input dei canali 0-3. Sono forniti di rimandi ad una tensione interna di riferimento circa di 2.4V.

GXO0, GXO1, GXO2, GXO3 (uscite)

Le uscite del trasmettono gli amplificatori dell'input dei canali 0-3. Sono fornite di rimandi ad una tensione interna di riferimento circa di 2.4V

VRO0, VRO1, VRO2, uscite analogiche VRO3 (ouputs) del ricevono gli amplificatori per i canali 0-3. Sono forniti di rimandi ad una tensione interna di riferimento circa di 2.4V

Porto del PCM

DX (uscita)

Trasmetta il emissione dei dati del PCM. I dati di serie del PCM sono spostati fuori sul bordo in aumento di MCLK durante assegnato trasmettono la fascia oraria. Tristated quando assegnati trasmettono la fascia oraria non è attivo.

TSx (uscita)

L'uscita aperta dello scolo che pulsa in basso durante assegnato trasmette le fasce orarie (per tutti e quattro i canali).

Dott (input)

Ricevi l'immissione dei dati del PCM. I dati di serie del PCM si cambiano il dispositivo sul bordo di caduta di MCLK durante assegnato ricevono la fascia oraria.

FSX0, FSR0 (input)

Trasmetta e ricevi gli input di sincronizzazione della pagina per il canale 0. Identificano l'inizio di nuovo telaio in per trasmettere e ricevere la direzione. Sono segnali di logica di 8 chilocicli e devono essere sincroni a MCLK. La breve sincronizzazione della pagina e la sincronizzazione lunga entrambe della pagina sono sostenute. Nel modo di 32 bit questi segnali costituiscono il riferimento 8kHz per tutti i canali. Soltanto la breve sincronizzazione della pagina è sostenuta nel modo di 32 bit.

FSX1, FSR1 (input/uscite)

Trasmetta e ricevi gli input di sincronizzazione della pagina per il canale 1.

Nel modo di 32 bit questi perni trasformarsi in in uscite e generare un segnale di sincronizzazione della struttura con l'ultimo pezzo della corrente di 32 bit, per concedere precipitare a cascata un altro TP3094 nel modo di 32 bit. FSX1 è trasmette l'uscita della pagina e FSR1 è riceve l'uscita della pagina.

FSX2, FSX3, FSR2, FSR3 (input)

Trasmetta e ricevi gli input di sincronizzazione della pagina per i canali 2 e 3. Questi perni sono raccomandati per essere collegati a terra analogica quando nel modo di 32 bit.

LEGGE di A/u scelta (input)

Legge di A/u scelta. Con questa Un-legge del perno (+5V) o u-legge (0V) è selezionato.

PDN0-3 (input)

Spenga i segnali di controllo. Ogni canale ha dedicato spegne l'input. Una volta attivi alto, questi perni hanno fissato il modo di potere basso, interrompente la maggior parte dei circuiti dedicati a e riducente il consumo di energia. Le uscite analogiche relative VROi e GXOi e l'uscita digitale DX sono messe nell'alta impedenza.

Prova (input)

I modi di prova permettono a. Una volta attivo (LIVELLO), insieme ai perni di PDNi seleziona uno dei modi di prova disponibili (vedi il testo per una descrizione completa di questi modi).

PCMMode (input)

Selezione modi di funzionamento del PCM. Quando questo segnale è IN BASSO (0V), il modo di 8 bit è selezionato ed ogni canale invitare il suo individuo a trasmettere e ricevere il segnale della struttura. Quando è ALTO, il modo pungente 32 è selezionato; in questo modo FSX0 e FSR0 sono usati come segnali d'inquadramento e gli ST sono assegnati consecutivamente da queste strutture, a partire da Ch0 a Ch3. In questo modo FSX1 e FSR1 diventano le uscite e produrre i segnali lunghi di 1 struttura del bit con l'ultimo pezzo della sequenza di bit 32. Questi segnali della pagina possono essere usati per precipitare a cascata un altro dispositivo nel modo pungente 32.

N-F

Pin del filtro anti-interferenze. Per il rifiuto ottimale di rumore un condensatore 100nF deve essere collegato fra questo perno e la terra analogica AGND0.

PT1, PT2, PT3, PT4 (input)

Questi perni sono usati da nazionale per la prova fabbricante interna. Devono essere collegati a terra digitale per l'operazione normale del dispositivo.

NC

Tutti i perni di NC devono essere collegati a terra analogica più vicina, per ridurre la sensibilità di rumore del dispositivo.