TMS320VC5402PGE100 IC elettronico scheggia il PROCESSORE DI SEGNALE DIGITALE A PUNTO FISSO

TMS320VC5402

PROCESSORE DI SEGNALE DIGITALE A PUNTO FISSO

• Architettura di Multibus avanzata con tre bus separati di memoria di dati di 16 bit ed un bus di memoria di programma?
• unità di logica aritmetica di 40 bit (ALLUMINIO), compreso un dispositivo spostatore del barilotto di 40 bit e due accumulatori indipendenti di 40 bit?
• 17- il moltiplicatore parallelo di 17 bit del × accoppiato ad un'addizionatrice dedicata di 40 bit per il Unico ciclo Non Canalizzare si moltiplica/per accumulare l'operazione (del MACKINTOSH)?
• Confronti, selezioni e l'unità del deposito (CSSU) per aggiunge/confronta la selezione dell'operatore di Viterbi?
• Codificatore dell'esponente per computare un valore dell'esponente di un valore dell'accumulatore di 40 bit in un singolo ciclo?

• Generatori di due indirizzi con otto registri ausiliari e due unità aritmetiche del registro ausiliario (ARAUs)?
• Canale omnibus di dati con una caratteristica del Bus-supporto?
• Modo di indirizzamento esteso per lo spazio esterno indirizzabile massimo di programma di 16 bit del × di 1M?
• ROM del Su chip di 16 bit di 4K x?
• Su chip RAM di Doppio-Access di 16 bit di 16K x?
• Unico Istruzione ripetizione ed operazioni di Blocco-ripetizione per il codice di programma?
• Istruzioni di Blocco-Memoria-movimento per il programma e la gestione dei dati efficienti?
• Istruzioni con un operando lungo di parola di 32 bit
• Le istruzioni con due o l'Tre-operando legge

• Istruzioni aritmetiche con il deposito parallelo ed il carico parallelo
• Istruzioni condizionali del deposito?
• Ritorno rapido dall'interruzione
• ? Unità periferiche del Su chip
  • – Generatore Software-programmabile dello Attesa-stato e commutazione programmabile della Banca
  • – Generatore di orologio con aggancio di fase del ciclo del Su chip (PLL) con l'oscillatore interno o la fonte esterna dell'orologio
  • – Due porte seriali attenuate multicanali (McBSPs)
  • – Interfaccia parallela migliorata del Ospite-porto di 8 bit (HPI8)
  • – Due temporizzatori di 16 bit
  • – Regolatore di Direct Memory Access di Sei-Manica (DMA)

• Il controllo del consumo di energia con le istruzioni IDLE1, IDLE2 e IDLE3 con spegne i modi
• CLKOUT fuori da controllo per disattivare CLKOUT?
• A logica basata a ricerca di emulazione del Su chip, logica di ricerca di frontiera del † di IEEE Std 1149,1 (JTAG)
• tempo di esecuzione dell'istruzione a punto fisso del Unico ciclo 10-ns (100 MIPS) per l'alimentazione elettrica 3.3-V (il centro 1.8-V)?
• Disponibile 144-Pin in un quadrato di basso profilo di plastica Flatpack (LQFP) (suffisso di PGE) ed in una matrice di griglia della palla 144-Pin (BGA) (suffisso di GGU)

descrizione

TMS320VC5402 il punto fisso, il processore di segnale digitale (DSP) (in futuro citato come “i 5402 salvo specificazione contraria) è basato su un'architettura modificata avanzata di Harvard che ha un bus di memoria di programma e tre bus di memoria di dati. Questa unità di elaborazione fornisce ad un'unità di logica aritmetica (ALLUMINIO) un alto livello di parallelismo, di logica caratteristica dell'applicazione dell'hardware, di memoria del su chip e di unità periferiche supplementari del su chip. La base della flessibilità e della velocità operative di questo DSP è un insieme delle istruzioni altamente specializzato.

Gli spazi separati di dati e di programma permettono l'accesso simultaneo alle istruzioni ed ai dati di programma, fornenti l'alto livello di parallelismo. Due le operazioni di lettura e si scrive l'operazione può essere eseguito in un singolo ciclo. Le istruzioni con il deposito parallelo e le istruzioni caratteristiche dell'applicazione possono completamente utilizzare questa architettura. Inoltre, i dati possono essere trasferiti fra i dati e gli spazi di programma. Tale parallelismo sostiene un insieme potente di aritmetica, di logica e delle operazioni di manipolazione di bit che possono essere realizzate in un singolo ciclo macchina. Inoltre, “i 5402 comprendono i meccanismi di controllo per dirigere le interruzioni, le operazioni ripetute e le chiamate di funzione.

Il pacchetto di TMS320VC5402PGE (144-pin LQFP) è orma-compatibile con “il LC548,” dispositivi LC/VC549 e “VC5410.

La tavola di assegnazioni di perno per seguire le liste ogni quadrante del segnale e numero della palla di BGA per il pacchetto di TMS320VC5402GGU (144-pin BGA) che è orma-compatibile con “i dispositivi LC548 e” LC/VC549.

valutazioni massime assolute sopra la gamma di temperature specificata (salvo indicazione contraria) †

Gamma dell'ingresso/uscita di tensione di rifornimento, ‡ di DVDD. – 0,3 V - 4,0 V

Gamma del centro di tensione di rifornimento, ‡ di CVDD. – 0,3 V - 2,4 V

Gamma di tensione in ingresso, VI. – 0,3 V - 4,5 V

Gamma di tensione in uscita, Vo. – 0,3 V - 4,5 V

Gamma di temperature di funzionamento di caso, TC. – 40°C a 100°C

Gamma di temperature di stoccaggio, Tstg. – 55°C a 150°C

Il † sollecita oltre quelli elencati nell'ambito «delle valutazioni massime assolute» può danneggiare permanente il dispositivo. Queste sono valutazioni di sforzo soltanto e l'operazione funzionale del dispositivo a questi o di alcuni altri termini oltre quelli indicati «nelle condizioni di gestione raccomandate» non è implicata. L'esposizione ai termini assoluto-massimo-stimati per i periodi estesi può colpire l'affidabilità del dispositivo.

Il ‡ tutti i valori di tensione è riguardo al VSS.

Offerta di riserva (vendita calda)