Invia messaggio
Casa > prodotti > Chip di IC di memoria flash > Gestione IC PMIC DDR-I del percorso di potere di LP2998MRX/NOPB & registro di termine di DDR-II

Gestione IC PMIC DDR-I del percorso di potere di LP2998MRX/NOPB & registro di termine di DDR-II

Gestione IC PMIC DDR-I del percorso di potere di LP2998MRX/NOPB & registro di termine di DDR-II
Categoria:
Chip di IC di memoria flash
Prezzo:
Contact us
Metodo di pagamento:
Paypal, Western Union, TT
Specifiche
Gamma di tensione in uscita:
677 sistemi MV
Corrente d'uscita:
1,5 A
Gamma di tensione in ingresso:
1,35 V - 5,5 V
Corrente di ingresso:
320 uA
Temperatura di funzionamento minima:
- 40 C
Temperatura di funzionamento massima:
+ 125 C
Punto culminante:

battery charge management ic

,

power management integrated circuit

Introduzione

Gestione IC PMIC DDR-I del percorso di potere di LP2998MRX/NOPB & registro di termine di DDR-II

Caratteristiche 1

  • Orientamento della prova AEC-Q100 con i seguenti risultati (COSÌ PowerPAD-8):
  • – Livello H1C di classificazione di HBM ESD del dispositivo

  • – Gamma di temperature della giunzione – 40°C a 125°C

  • 1,35 V VDDQ minimo

  • Fonte e corrente del lavandino

  • Contrappeso basso di tensione in uscita

  • Nessuna resistenza esterna ha richiesto

  • Topologia lineare

  • Sospenda a funzionalità del Ram (STREPTOCOCCO)

  • Conteggio componente esterno basso

  • Arresto termico

2 applicazioni

  • Tensione di termine di DDR1, di DDR2, di DDR3 e di DDR3L

  • Infotainment automobilistico

  • FPGA

  • PC industriale/medico

  • Termine SSTL-18, SSTL-2 e SSTL-3

  • Termine di HSTL

Descrizione 3

Il regolatore lineare LP2998 è destinato per rispondere alle specifiche di JEDEC SSTL-2 e di JEDEC SSTL-18 per il termine del DDR SDRAM e della memoria DDR2. Il dispositivo inoltre sostiene termine del bus di DDR3L e di DDR3 VTT con un min di VDDQ del V. 1,35. Il dispositivo contiene un amplificatore operazionale ad alta velocità per fornire la risposta eccellente per caricare i passeggeri. Lo stadio di uscita impedisce il tiro con attimo che consegna 1,5 i picchi correnti e transitori continui fino a 3 A nella domanda come richiesto di termine di DDR SDRAM. Il LP2998 inoltre incorpora un perno di VSENSE per fornire il regolamento superiore del carico e un'uscita di VREF come riferimento per il chipset e il DIMMs.

Una caratteristica supplementare trovata sul LP2998 è un perno basso attivo di arresto (deviazione standard) che fornisce sospende a funzionalità di RAM (STREPTOCOCCO). Quando la deviazione standard è minimo tirato l'uscita di VTT di tre stati fornendo un'alta uscita dell'impedenza, ma, VREF rimarrà attivo. Un vantaggio dei risparmi di energia può essere ottenuto in questo modo attraverso la corrente tranquilla più bassa.

Informazioni del dispositivo

NUMERO DEL PEZZO

PACCHETTO

DIMENSIONE CORPOREA (NOM)

LP2998

COSÌ PowerPADTM (8)

4,89 millimetri x 3,90 millimetri

LP2998

SOIC (8)

4,90 millimetri x 3,91 millimetri

LP2998-Q1

COSÌ PowerPADTM (8)

4,89 millimetri x 3,90 millimetri

Invii il RFQ
Di riserva:
MOQ:
Contact us