Transistor di potenza DSP, DSC Digital Media SOC del Mosfet di TMS320DM368ZCE TMS320DM368ZCEDF

mosfet motor control circuit
,n channel mos field effect transistor
Transistor di potenza DSP, DSC Digital Media SOC del Mosfet di TMS320DM368ZCE TMS320DM368ZCEDF
Caratteristiche 1
- Punti culminanti
– Digital Media ad alto rendimento
Sistema-su-chip (DMSoC)– frequenza di clock di 432-MHz ARM926EJ-S
– Due coprocessori di immagine video
(HDVICP, MJCP) motori– Sostiene una gamma di codificano, decodificano e
Video operazioni di qualità– Video sottosistema d'elaborazione
Il fronte di HW individua il motore
Ridimensioni il motore da 1/16x a 8x
parallelo AFE (analogo di 16 bit a fine frontale)
Interfaccia fino a 120 megahertz4:2: 2 interfaccia (8-/16-bit)
8-/16-bit YCC e fino al 24 bit RGB888
Uscita di Digital3 DACs per uscita analogica di HD la video
Esposizione sullo schermo dell'hardware (OSD)
– Capace di video elaborazione di 1080p 30fps H.264
– Le unità periferiche includono EMAC, l'USB 2.0 OTG, DDR2/NAND, 5 SPIs, 2 UARTs, 2 MMC/SD/SDIO, ricerca chiave
– 8 modi differenti dello stivale e modi configurabili del risparmio di energia
– Pin--perno e software compatibili con DM365
– Temperatura estesa (- 40oC – 85oC) disponibile
– 3.3-V e 1.8-V ingresso/uscita, il centro 1.35-V
– matrice di griglia della palla 338-Pin al processo 65nm
Tecnologia
• Digital Media ad alto rendimento
dispositivo
• Il centro di ARM926EJ-STM
– Il contributo al 32 bit ed alle istruzioni di 16 bit (modo di Thumb®) insieme
– Estensioni di istruzione di DSP e singolo MACKINTOSH del ciclo
– Tecnologia di ARM® Jazelle®
– Logica inclusa di ICE-RT per tempo reale
Metta a punto
• Architettura di memoria ARM9
– Cache di istruzione di 16K-byte – cache di dati 8K-Byte
– 32K-byte RAM
– ROM di 16K-byte
– Poco Endian
• Due coprocessori di immagine video
(HDVICP, MJCP) motori
– Supporto che una gamma di codifica e che decodifica
Operazioni
– H.264, MPEG4, MPEG2, MJPEG, JPEG,
WMV9/VC1
• Video sottosistema d'elaborazione
– Front End Provides:
Il fronte di HW individua il motore
Hardware IPIPE per l'immagine in tempo reale
Elaborazione
– Ridimensioni il motore
– Ridimensioni le immagini da 1/16x a 8x
– Orizzontale/verticale separati
Controllo– Due percorsi simultanei dell'uscita
Interfaccia di IPIPE (IPIPEIF)
Interfaccia del sensore di immagine (ISIF) e CMOS
Interfaccia del tonerparallelo AFE (Front End analogico) di 16 bit
Interfaccia fino a 120 megahertzInterfaccia di Glueless al video comune
DecodificatoriBT.601/BT.656/BT.1120 Digital YCbCr
4:2: 2 interfaccia (8-/16-Bit)Modulo dell'istogramma
Sistema-su-chip (DMSoC)
– frequenza di clock di 432-MHz ARM926EJ-S
– 4:2: 2 interfaccia (8-/16-Bit)
– Capace del video di 1080p 30fps H.264
elaborazione– Pin compatibile con le unità di elaborazione DM365
– Completamente Software-compatibile con ARM9TM
– Temperatura estesa disponibile per 432-MHz