Transistor di potenza DSP, unità di elaborazione del Mosfet TMS320DM8168CCYG2 di DSC DaVinci Digital Media

Transistor di potenza DSP, unità di elaborazione del Mosfet TMS320DM8168CCYG2 di DSC DaVinci Digital Media

Caratteristiche 1
1
• Unità di elaborazione ad alto rendimento di DaVinci Digital Media
– Unità di elaborazione di ARM® CortexTM-A8 RISC
• Fino a 1,20 gigahertz – C674xTM VLIW DSP

• Upto1GHz

• Fino a 8000 MIPS e 6000 MFLOPS

• Completamente Software-compatibile con C67x+ e
  C64x+TM

• Il centro del BRACCIO Cortex-A8

• – Architettura ARMv7

  • In-ordine, Doppio-edizione, unità di elaborazione di Superscalar
    Il centro

  • Architettura di multimedia di NEONTM

• – Supporti numero intero e virgula mobile (VFPv3- IEEE754 compiacente)

• Ambiente di esecuzione del RCT di Jazelle®

• Architettura di memoria del BRACCIO Cortex-A8 – cache di istruzione 32-KB e di dati – cache di 256-KB L2
  – 64-KB RAM, 48-KB della ROM dello stivale

• TMS320C674x VLIW di virgola mobile DSP

  • – 64 registri per tutti gli usi (32 bit)

  • – Sei unità funzionali di ALLUMINIO (32 bit e 40 bit)

    • Numero intero di 32 bit di sostegni, virgula mobile dello PS (singola precisione, 32 bit di IEEE) e di DP (doppia precisione di IEEE, 64 bit)

    • Lo PS fino a quattro di sostegni aggiunge per orologio ed il DP quattro aggiunge ogni due orologi

    • Supporti fino a due (PS o DP) operazioni approssimative di virgola mobile della radice reciproca o quadrata per ciclo

  • – Due moltiplicano le unità funzionali

    • La Misto-precisione IEEE di virgola mobile si moltiplica
      Di sostegno fino a:
      – 2SPxSP→SPPerClock
      – 2SPxSP→DPEveryTwoClocks – 2SPxDP→DPEveryThreeClocks – 2DPxDP→DPEveryFourClocks

    • Il punto fisso moltiplica i supporti due 32 x 32 si moltiplica, quattro 16 16 bit di x si moltiplica compreso il complesso si moltiplica, o otto 8 8 bit di x si moltiplica per ciclo di clock

• Architettura a due livelli di memoria di C674x
  – 32-KB L1P e L1D RAM e nascondiglio
  – 256-KB L2 ha unificato RAM tracciato ed i nascondigli

• Unità della gestione della memoria del sistema (sistema MMU) – mappe C674x DSP e memoria di EMDA TCB
Accessi agli indirizzi del sistema
• 512KB del regolatore di memoria del Su chip (OCMC)
RAM
• Regolatore di media
– Dirige i moduli HDVPSS e HDVICP2
• Video ad alta definizione programmabile fino a tre
Motori di Coprocessing di immagine (HDVICP2)
– Codifichi, decodifichi, transcodifichi le operazioni
– PS H.264, MPEG-2, VC-1, MPEG-4 ed asp
• Motore di grafici di SGX530 3D (disponibile soltanto sul dispositivo DM8168)
– Consegna fino a 30 MTriangles al secondo
– Motore evolutivo universale di Shader
– Cellulare di Direct3D®, OpenGL® es 1,1 e 2,0, OpenVGTM 1,1, OpenMaxTM API Support
– Operazione determinata DMA avanzata della geometria
– Anti-aliasing programmabile di immagine del HQ • Endianness
– Le istruzioni di DSP, ARMI e dati – poco Endian • Video sottosistema d'elaborazione di HD (HDVPSS)
– Due video canali di bloccaggio di 165-MHz HD

• Un 16 bit o 24 bit ed un Manica di 16 bit

• Ogni Manica Splittable nell'8 bit doppio
  Canali di bloccaggio
  – Due canali della video esposizione di 165-MHz HD
  • Un 16 bit, 24 bit, Manica di 30 bit ed un Manica di 16 bit
  – Uscita analogica simultanea di HD e di deviazione standard
  – Trasmettitore di Digital HDMI 1,3 con PHY con
  HDCP fino all'orologio del pixel 165-MHz – tre strati dei grafici
  • 32 bit doppio DDR2 ed interfacce di DDR3 SDRAM

• – Supporti fino a DDR2-800 e a DDR3-1600

• – Fino a otto dispositivi x8 ammontano a

• – 2GB dello spazio per l'indirizzo totale

• – Responsabile dinamico di memoria (DMM)

  • Tracciato a più zone programmabile di memoria
    ed interfogliatura

  • Permette ai 2D accessi efficienti del blocco

  • I supporti hanno piastrellato gli oggetti in 0°, in 90°, in 180°, o
    Orientamento 270° e rispecchiarsi

  • Ottimizza gli accessi intrecciati
    • Un porto 2,0 del PCI Express® (PCIe) con PHY integrato