Chip a circuito integrato a doppio inverter 74LVC2GU04GV, 125 da 1,65 V a 5,5 V
integrated circuit ic
,integrated circuit components
CARATTERISTICHE
• Ampio range di tensione di alimentazione da 1,65 V a 5,5 V
• Ingresso/uscita tollerante 5 V per l'interfacciamento con logica 5 V
• Elevata immunità ai disturbi
• Protezione ESD:
– HBM EIA/JESD22-A114-B supera 2000 V
– MM EIA/JESD22-A115-A supera i 200 V.
• Pilotaggio uscita ±24 mA (VCC = 3,0 V)
• CMOS a basso consumo energetico
• Le prestazioni di latch-up superano i 250 mA
• Molteplici opzioni di pacchetto
• Specificato da −40 °C a +85 °C e da −40 °C a +125 °C.
DESCRIZIONE
Il 74LVC2GU04 è un dispositivo CMOS Si-gate ad alte prestazioni, bassa potenza e bassa tensione, superiore alle famiglie TTL compatibili CMOS più avanzate.
L'ingresso può essere pilotato da dispositivi da 3,3 V o 5 V.Queste caratteristiche consentono l'utilizzo di questi dispositivi in un ambiente misto a 3,3 V e 5 V.
Il 74LVC2GU04 fornisce due inverter.Ogni inverter è un monostadio con uscita non bufferizzata.
| SIMBOLO | PARAMETRO | CONDIZIONI | TIPICO | UNITÀ |
| TPHL/TPLH |
ritardo di propagazione dall'ingresso nA all'uscita nY |
VCC = 1,8 V;CL = 30pF;RL=1kΩ | 2.3 | n.s |
| VCC = 2,5 V;CL = 30pF;RL = 500 Ω | 1.8 | n.s | ||
| VCC = 2,7 V;CL = 50pF;RL = 500 Ω | 2.6 | n.s | ||
| VCC = 3,3 V;CL = 50pF;RL = 500 Ω | 2.3 | n.s | ||
| CIO | capacità di ingresso | 5 | pF | |
| CPD | capacità di dissipazione di potenza per gate | VCC = 3,3 V;note 1 e 2 | pF |

