SN74HC541DWR Circuito integrato Chip circuito integrato digitale lineare
electronics ic chip
,integrated circuit ic
Offerta di azioni (vendita a caldo)
| Parte n. | Quantità | Marca | CC | Pacchetto |
| UPC271C | 666 | NEC | 16+ | DIP8 |
| AD712JRZ-MULINELLO7 | 670 | ANNO DOMINI | 16+ | SOP-8 |
| HIP0045AB | 690 | INTERSIL | 13+ | SOP20 |
| FM27C256Q150 | 700 | FSC | 15+ | IMMERSIONE |
| PE4307 | 700 | PEREGRINO | 16+ | QFN |
| XCF32PVOG48C | 700 | Xilinx | 16+ | TSSOP |
| ICE3BS02 | 702 | 14+ | SOP8 | |
| MC145443P | 702 | MOT | 14+ | IMMERSIONE |
| TOP223Y | 702 | ENERGIA | 14+ | A-220 |
| MAX1488ECPD | 711 | MASSIMA | 16+ | DIP-14 |
| XTR105PA | 712 | BB | 16+ | DIP14 |
| PI6CV304WE | 715 | PERICOM | 13+ | SOP-8 |
| CD74HC4051E | 720 | TI | 15+ | IMMERSIONE |
| IRFD014 | 720 | IR | 16+ | DIP-4 |
| UC3844AM | 720 | MSC | 16+ | DIP-8 |
| UCN5810AF | 720 | ALLEGRO | 14+ | DIP-18 |
| RXEF110 | 722 | INTEL | 14+ | BGA |
| CA3140AMZ | 750 | INTELSIL | 14+ | SOP8 |
| CS8416-CZZR | 750 | CIRRO | 16+ | TSSOP |
| DS1230Y-150 | 758 | DALLAS | 16+ | IMMERSIONE |
| OZ9976GN | 770 | Oz | 13+ | SOP-16 |
| ST3243ECTR | 771 | ST | 15+ | SSOP |
| L296 | 772 | ST | 16+ | cerniera lampo |
| T1094NL | 777 | POLSO | 16+ | SOP16 |
| AOP605 | 778 | AOS | 14+ | IMMERSIONE |
| BD242C | 778 | ST | 14+ | A-220 |
| DS1225Y-200 | 780 | DALLAS | 14+ | IMMERSIONE |
| MCT210 | 780 | FSC | 16+ | DIP6 |
| ISD2590P | 788 | DSI | 16+ | IMMERSIONE |
| DM9161EP | 798 | DAVICOM | 13+ | QFP |
SN54HC541, SN74HC541
BUFFER OTTALI E LINE DRIVER CON USCITE A 3 STATI
* Ampio intervallo di tensione operativa da 2 V a 6 V
* Bus di azionamento con uscite a 3 stati ad alta corrente
Linee direttamente o fino a 15 carichi LSTTL
* Basso consumo energetico, 80 µA max ICC
*Tipico tpd= 10 n
* Drive di uscita ±6 mA a 5 V
* Bassa corrente di ingresso di 1 µA max
* Pinout del flusso di dati (tutti gli ingressi sul lato opposto rispetto alle uscite)
descrizione
Questi buffer ottali e driver di linea presentano le prestazioni dei dispositivi 'HC240 e una piedinatura con ingressi e uscite sui lati opposti del pacchetto.Questa disposizione facilita notevolmente il layout del circuito stampato.
Le uscite a 3 stati sono controllate da una porta NOR a due ingressi.Se uno degli ingressi di attivazione dell'uscita (OE1 o OE2) è alto, tutte e otto le uscite sono nello stato ad alta impedenza.I dispositivi 'HC541 forniscono dati reali alle uscite.
valori nominali massimi assoluti nell'intervallo di temperatura di esercizio in aria libera
(se non diversamente specificato)†
Intervallo di tensione di alimentazione, VCC..............................................da –0,5 V a 7 V
Corrente di pinza in ingresso, IIK(vIO< 0 o VIO> vCC) (vedi Nota 1) ............................±20mA
Corrente del morsetto di uscita, IOK(vO< 0 o VO> vCC) (vedi Nota 1) ........................±20mA
Corrente di uscita continua, IO(vO= da 0 a VCC)....................................±35mA
Corrente continua attraverso VCCo GND........................................±70mA
Impedenza termica del pacchetto, θJA(vedi Nota 2): pacchetto DB .........................70°C/W
Pacchetto DW.........................58°C/W
Pacchetto N...........................69°C/W
Pacchetto NS..........................60°C/W
Pacchetto PW..........................83°C/W Intervallo di temperatura di stoccaggio, Tstg .........................................da –65°C a 150°C
†Le sollecitazioni oltre quelle elencate in "valori massimi assoluti" possono causare danni permanenti al dispositivo.Questi sono solo livelli di sollecitazione e il funzionamento funzionale del dispositivo in queste o in qualsiasi altra condizione oltre a quelle indicate nelle "condizioni operative consigliate" non è implicito.L'esposizione a condizioni di massimo assoluto per periodi prolungati può influire sull'affidabilità del dispositivo.
APPUNTI:
1. I valori nominali della tensione di ingresso e di uscita possono essere superati se vengono rispettati i valori nominali della corrente di ingresso e di uscita.
2. L'impedenza termica del pacchetto è calcolata in conformità con JESD 51-7.
diagramma logico (logica positiva)