BUFFER/CONVERTITORI ESAGONALI CMOS con chip a circuito integrato CD4049UBE

CD4049UB, CD4050B

Buffer/convertitori esadecimali CMOS

I dispositivi CD4049UB e CD4050B sono rispettivamente buffer esadecimali invertenti e non invertenti e dispongono di conversione a livello logico utilizzando una sola tensione di alimentazione (VCC).Il livello alto del segnale di ingresso (VIH) può superare la tensione di alimentazione VCC quando questi dispositivi vengono utilizzati per conversioni a livello logico.Questi dispositivi sono destinati all'uso come convertitori da CMOS a DTL/TTL e possono pilotare direttamente due carichi DTL/TTL.(VCC = 5 V, VOL ≤ 0,4 V e IOL ≥ 3,3 mA.)

Il CD4049UB e il CD4050B sono designati come sostituti rispettivamente del CD4009UB e del CD4010B.Poiché il CD4049UB e il CD4050B richiedono un solo alimentatore, sono preferiti rispetto al CD4009UB e al CD4010B e dovrebbero essere utilizzati al posto del CD4009UB e del CD4010B in tutte le applicazioni di inverter, driver di corrente o conversione a livello logico.In queste applicazioni il CD4049UB e il CD4050B sono pin compatibili rispettivamente con il CD4009UB e il CD4010B e possono essere sostituiti a questi dispositivi sia nei progetti esistenti che in quelli nuovi.Il terminale n. 16 non è collegato internamente sul CD4049UB o CD4050B, pertanto il collegamento a questo terminale non ha alcuna conseguenza sul funzionamento del circuito.Per le applicazioni che non richiedono un'elevata conversione di corrente sink o tensione, si consiglia l'inverter esagonale CD4069UB.

Caratteristiche

• CD4049UB Inversione

• CD4050B Non invertente

• Elevata corrente di caduta per il pilotaggio di 2 carichi TTL

• Conversione logica di livello alto-basso

• Testato al 100% per corrente di riposo a 20V

• Corrente di ingresso massima di 1 µA a 18 V nell'intero intervallo di temperatura del package;100nA a 18V e 25℃

• Valori parametrici 5V, 10V e 15V

Applicazioni

• Convertitore esadecimale da CMOS a DTL/TTL

• Driver CMOS Current “Sink” o “Source”.

• Convertitore di livello logico alto-basso CMOS

Pinout

Diagrammi a blocchi funzionali

Diagrammi schematici

Valutazioni massime assolute

Tensione di alimentazione (da V+ a V-).......................da -0,5V a 20V

Corrente di ingresso CC, qualsiasi ingresso......................±10mA

Condizioni operative

Intervallo di temperatura.........................da -55℃ a 125℃

Informazioni termiche

Impedenza termica del pacchetto, θ_JA(vedi nota 1):

E (PDIP) Pacchetto ..............................67℃/W

Pacchetto D (SOIC) ..............................73℃/W

Pacchetto DW (SOIC) ............................57℃/W

Pacchetto NS (SOP) .............................64℃/W

PW (TSSOP) Pacchetto ..........................108℃/W

Temperatura massima di giunzione (confezione in plastica) .........150℃

Intervallo massimo di temperatura di conservazione...........65℃ a 150℃

Temperatura massima del cavo (saldatura 10s) .............265℃

SOIC - Solo consigli di piombo

ATTENZIONE: Le sollecitazioni superiori a quelle elencate in "Valori massimi assoluti" possono causare danni permanenti al dispositivo.Questa è una valutazione di sola sollecitazione e il funzionamento del dispositivo in queste o in altre condizioni superiori a quelle indicate nelle sezioni operative di questa specifica non è implicito.

NOTA: 1. L'impedenza termica del pacchetto è calcolata in conformità con JESD 51-7.

Offerta di azioni (vendita a caldo)