Parte nuova EPM7064STC44-10 Dispositivo logico programmabile MAX 7000 / 1,13 M
ic programmer circuit
,programmable audio chip
MASSIMO 7000
Famiglia di dispositivi logici programmabili
■ Dispositivi logici programmabili (PLD) basati su EEPROM ad alte prestazioni basati sull'architettura MAX® di seconda generazione
■ Programmabilità in-system (ISP) a 5,0 V tramite il protocollo IEEE Std.1149.1 Interfaccia JTAG (Joint Test Action Group) disponibile nei dispositivi MAX 7000S – Circuiti ISP compatibili con IEEE Std.1532
■ Include dispositivi MAX 7000 da 5,0 V e dispositivi MAX 7000S basati su ISP da 5,0 V
■ Circuiti BST (boundary-scan test) JTAG integrati nei dispositivi MAX7000S con 128 o più macrocelle
■ Famiglia EPLD completa con densità logiche comprese tra 600 e 5.000 gate utilizzabili (vedere Tabelle 1 e 2)
■ Ritardi logici pin-to-pin di 5 ns con frequenze di conteggio fino a 175,4 MHz (compresa l'interconnessione)
■ Disponibilità di dispositivi compatibili con PCI
Per informazioni sui dispositivi 3,3-V MAX 7000A o 2,5-V MAX 7000B programmabili all'interno del sistema, vedere la scheda tecnica della famiglia di dispositivi logici programmabili MAX 7000A o la scheda tecnica della famiglia di dispositivi logici programmabili MAX 7000B.
Descrizione generale
La famiglia MAX 7000 di PLD ad alta densità e ad alte prestazioni si basa sull'architettura MAX di seconda generazione di Altera.Realizzata con tecnologia CMOS avanzata, la famiglia MAX 7000 basata su EEPROM fornisce da 600 a 5.000 gate utilizzabili, ISP, ritardi pin-to-pin fino a 5 ns e velocità di conteggio fino a 175,4 MHz.I dispositivi MAX 7000S nei livelli di velocità -5, -6, -7 e -10 nonché i dispositivi MAX 7000 e MAX 7000E nei livelli di velocità -5, -6, -7, -10P e -12P sono conformi al PCI Specifica del bus locale PCI per gruppo di interesse speciale (PCI SIG), revisione 2.2.Vedere la tabella 3 per i gradi di velocità disponibili.
Figura 1. Diagramma a blocchi del dispositivo EPM7032, EPM7064 e EPM7096