Nuova e originale panoramica della famiglia Virtex-5 XC5VSX95T-1FF1136C

Panoramica della famiglia Virtex-5

Descrizione generale

La famiglia Virtex®-5 fornisce le funzionalità più recenti e potenti nel mercato FPGA.Utilizzando l'architettura basata su colonne ASMBL™ (Advanced Silicon Modular Block) di seconda generazione, la famiglia Virtex-5 contiene cinque piattaforme distinte (sottofamiglie), la scelta più ampia offerta da qualsiasi famiglia FPGA.Ogni piattaforma contiene un diverso rapporto di funzionalità per soddisfare le esigenze di un'ampia varietà di progetti logici avanzati.Oltre al tessuto logico più avanzato e ad alte prestazioni, gli FPGA Virtex-5 contengono molti blocchi a livello di sistema hard-IP, inclusi potenti RAM/FIFO a blocchi da 36 Kbit, slice DSP 25 x 18 di seconda generazione, tecnologia SelectIO™ con in impedenza controllata digitalmente, blocchi di interfaccia sincroni alla sorgente ChipSync™, funzionalità di monitoraggio del sistema, moduli di gestione del clock migliorati con generatori di clock DCM (Digital Clock Managers) e PLL (phase-locked-loop) integrati e opzioni di configurazione avanzate.Ulteriori funzionalità dipendenti dalla piattaforma includono blocchi di ricetrasmettitori seriali ad alta velocità ottimizzati dal punto di vista energetico per una connettività seriale avanzata, blocchi di endpoint integrati conformi PCI Express®, MAC Ethernet tri-mode (Media Access Controller) e blocchi incorporati con microprocessore PowerPC® 440 ad alte prestazioni.Queste caratteristiche consentono ai progettisti logici avanzati di integrare i massimi livelli di prestazioni e funzionalità nei loro sistemi basati su FPGA.Costruiti su una tecnologia di processo in rame all'avanguardia a 65 nm, gli FPGA Virtex-5 sono un'alternativa programmabile alla tecnologia ASIC personalizzata.I progetti di sistema più avanzati richiedono la potenza programmabile degli FPGA.Gli FPGA Virtex-5 offrono la migliore soluzione per soddisfare le esigenze di progettisti logici ad alte prestazioni, progettisti di DSP ad alte prestazioni e progettisti di sistemi embedded ad alte prestazioni con capacità senza precedenti di logica, DSP, microprocessore hard/soft e connettività.Le piattaforme Virtex-5 LXT, SXT, TXT e FXT includono connettività seriale avanzata ad alta velocità e capacità di collegamento/transazione

Riepilogo delle caratteristiche dell'FPGA Virtex-5

• Cinque piattaforme LX, LXT, SXT, TXT e FXT

− Virtex-5 LX: applicazioni di logica generale ad alte prestazioni

− Virtex-5 LXT: logica ad alte prestazioni con connettività seriale avanzata

− Virtex-5 SXT: applicazioni di elaborazione del segnale ad alte prestazioni con connettività seriale avanzata

− Virtex-5 TXT: Sistemi ad alte prestazioni con connettività seriale avanzata a doppia densità

− Virtex-5 FXT: sistemi embedded ad alte prestazioni con connettività seriale avanzata

• Compatibilità multipiattaforma

− I dispositivi LXT, SXT e FXT sono compatibili con l'ingombro nello stesso contenitore utilizzando la tensione regolabile

regolatori

• Tessuto FPGA più avanzato, ad alte prestazioni e con utilizzo ottimale

− Tecnologia LUT (look-up table) a 6 ingressi reali

− Doppia opzione 5-LUT

− Instradamento a hop ridotto migliorato

− Opzione RAM distribuita a 64 bit

− Opzione SRL32/Doppio SRL16

• Potente clock management tile (CMT).

− Blocchi Digital Clock Manager (DCM) per il buffering a ritardo zero, la sintesi di frequenza e la fase di clock

mutevole

− Blocchi PLL per il filtraggio del jitter in ingresso, il buffering a ritardo zero, la sintesi di frequenza e l'adattamento di fase

divisione dell'orologio

• RAM/FIFO a blocchi da 36 Kbit

− Veri blocchi RAM dual-port

− Logica FIFO programmabile opzionale potenziata

− Programmabile

- Vere larghezze dual-port fino a x36

- Semplici larghezze dual-port fino a x72

− Circuito opzionale integrato di correzione degli errori

− Facoltativamente, programmare ogni blocco come due blocchi indipendenti da 18 Kbit

• Tecnologia SelectIO parallela ad alte prestazioni

− Funzionamento da 1,2 a 3,3 VI/O

− Interfaccia sincrona alla sorgente utilizzando la tecnologia ChipSync™

− Terminazione attiva a impedenza controllata digitalmente (DCI).

− I/O banking flessibile e granulare

− Supporto dell'interfaccia di memoria ad alta velocità

• Slice DSP48E avanzate

− 25 x 18, complemento a due, moltiplicazione

− Sommatore, sottrattore e accumulatore opzionali

− Pipeline opzionale

− Funzionalità logica bit per bit opzionale

− Collegamenti in cascata dedicati

• Opzioni di configurazione flessibili

− Interfaccia SPI e Parallela FLASH

− Supporto multi-bitstream con logica di riconfigurazione di fallback dedicata

− Capacità di rilevamento automatico della larghezza del bus

• Funzionalità di monitoraggio del sistema su tutti i dispositivi

− Monitoraggio termico on-chip/off-chip

− Monitoraggio dell'alimentazione on-chip/off-chip

− Accesso JTAG a tutte le grandezze monitorate

• Blocchi endpoint integrati per progetti PCI Express

− Piattaforme LXT, SXT, TXT e FXT

− Conforme alla specifica PCI Express Base 1.1

− Supporto corsia x1, x4 o x8 per blocco

− Funziona insieme ai ricetrasmettitori RocketIO™

• MAC Ethernet Tri-mode 10/100/1000 Mb/s

− Piattaforme LXT, SXT, TXT e FXT

− I ricetrasmettitori RocketIO possono essere utilizzati come PHY o connettersi a PHY esterni utilizzando molti MII soft

(Media Independent Interface).

• Ricetrasmettitori RocketIO GTP da 100 Mb/s a 3,75 Gb/s

− Piattaforme LXT e SXT

• Ricetrasmettitori RocketIO GTX da 150 Mb/s a 6,5 ​​Gb/s

− Piattaforme TXT e FXT

• Microprocessori PowerPC 440

− Solo piattaforma FXT

− Architettura RISC

− Gasdotto a 7 stadi

− Cache di istruzioni e dati da 32 Kbyte incluse

− Struttura ottimizzata dell'interfaccia del processore (crossbar)

• Tecnologia di processo CMOS in rame a 65 nm

• Tensione del nucleo di 1,0 V

• Confezione flip-chip ad alta integrità del segnale disponibile nelle opzioni pacchetto standard o Pb-free

Logica FPGA Virtex-5

• In media, un miglioramento del grado di velocità da uno a due rispetto ai dispositivi Virtex-4

• Registri a scorrimento variabile a 32 bit collegabili in cascata o capacità di memoria distribuita a 64 bit

• L'architettura di routing superiore con routing diagonale potenziato supporta la connettività da blocco a blocco

con luppoli minimi

• Fino a 330.000 celle logiche tra cui:

− Fino a 207.360 infradito in tessuto interno con abilitazione orologio (XC5VLX330)

− Fino a 207.360 tabelle di ricerca (LUT) reali a 6 ingressi con più di 13 milioni di bit LUT totali

− Due uscite per la doppia modalità 5-LUT offrono un migliore utilizzo

− Multiplexer espansioni logiche e registri I/O

Tecnologia dell'orologio a 550 MHz

• Fino a sei riquadri di gestione dell'orologio (CMT)

− Ciascun CMT contiene due DCM e un PLL, fino a un totale di diciotto generatori di clock

− Cascata flessibile da DCM a PLL o da PLL a DCM

− Deskew e sfasamento dell'orologio di precisione

− Sintesi di frequenza flessibile

− Molteplici modalità operative per facilitare le decisioni di compromesso delle prestazioni

− Miglioramento della frequenza massima di ingresso/uscita

− Risoluzione di sfasamento a grana fine

− Filtraggio del jitter in ingresso

− Funzionamento a bassa potenza

− Ampio range di sfasamento

• Struttura ad albero del clock differenziale per un clock ottimizzato a basso jitter e un duty cycle preciso

• 32 reti di clock globali

• Clock regionali, I/O e locali oltre ai clock globali

Tecnologia SelectIO

• Fino a 1.200 I/O utente

• Ampia scelta di standard I/O da 1,2V a 3,3V

• Estremamente performante

− Fino a 800 Mb/s HSTL e SSTL (su tutti gli I/O single-ended)

− Fino a 1,25 Gb/s LVDS (su tutte le coppie I/O differenziali)

• Vera terminazione differenziale su chip

• Stessa acquisizione dei fronti sugli I/O di ingresso e di uscita

• Ampio supporto dell'interfaccia di memoria

Memoria a blocchi integrata da 550 MHz

• Fino a 16,4 Mbit di memoria a blocchi integrata

• Blocchi da 36 Kbit con doppia modalità opzionale da 18 Kbit

• Vere celle RAM dual-port

• Selezione indipendente della larghezza della porta (da x1 a x72)

− Fino a x36 in totale per porta per un vero funzionamento a doppia porta

− Fino a x72 in totale per porta per un semplice funzionamento a doppia porta (una porta di lettura e una porta di scrittura)

− Bit di memoria più supporto memoria parità/banda laterale per larghezze x9, x18, x36 e x72

− Configurazioni da 32K x 1 a 512 x 72 (da 8K x 4 a 512 x 72 per funzionamento FIFO)

• Logica di supporto FIFO multirate

− Flag Pieno e Vuoto con flag Quasi Pieno e Quasi Vuoto completamente programmabili

• Supporto FIFO sincrono senza incertezza Flag

• Fasi di pipeline opzionali per prestazioni più elevate

• Capacità di scrittura byte

• Instradamento in cascata dedicato per formare una memoria 64K x 1 senza utilizzare l'instradamento FPGA

• ECC opzionale integrato per requisiti di memoria ad alta affidabilità

• Design speciale a potenza ridotta per operazioni a 18 Kbit (e inferiori).

Fette DSP48E da 550 MHz

• 25 x 18 moltiplicazione in complemento a due

• Fasi di pipeline opzionali per prestazioni migliorate

• Accumulatore a 48 bit opzionale per operazioni di accumulo multiplo (MACC) con accumulatore opzionale

cascata a 96 bit

• Sommatore integrato per operazioni di moltiplicazione complessa o moltiplicazione-aggiunta

• Modalità operative logiche bit per bit opzionali

• Registri C indipendenti per slice

• Completamente collegabile in cascata in una colonna DSP senza risorse di instradamento esterne