Panoramica della famiglia Spartan-6

Descrizione generale
 
La famiglia Spartan®-6 fornisce funzionalità di integrazione di sistema leader con il costo totale più basso per applicazioni ad alto volume.
 
La famiglia di tredici membri offre densità estese che vanno da 3.840 a 147.443 celle logiche, con la metà del consumo energetico delle precedenti famiglie Spartan e una connettività più rapida e completa.
 
Costruita su una matura tecnologia di processo in rame a bassa potenza da 45 nm che offre l'equilibrio ottimale tra costo, potenza e prestazioni, la famiglia Spartan-6 offre una nuova logica LUT (Lookup Table) a 6 ingressi a doppio registro più efficiente e una ricca selezione di blocchi integrati a livello di sistema.
 
Questi includono RAM a blocchi da 18 Kb (2 x 9 Kb), slice DSP48A1 di seconda generazione, controller di memoria SDRAM, blocchi avanzati di gestione del clock in modalità mista, tecnologia SelectIO™, blocchi transceiver seriali ad alta velocità ottimizzati per la potenza, blocchi Endpoint compatibili con PCI Express®, modalità di gestione dell'alimentazione a livello di sistema, opzioni di configurazione con rilevamento automatico e sicurezza IP avanzata con protezione AES e Device DNA.
 
Queste funzionalità forniscono un'alternativa programmabile a basso costo ai prodotti ASIC personalizzati con una facilità d'uso senza precedenti.Gli FPGA Spartan-6 offrono la migliore soluzione per progetti logici ad alto volume, progetti DSP orientati al consumatore e applicazioni embedded sensibili ai costi.
 
Gli FPGA Spartan-6 sono la base in silicio programmabile per piattaforme di progettazione mirata che forniscono componenti software e hardware integrati che consentono ai progettisti di concentrarsi sull'innovazione non appena inizia il loro ciclo di sviluppo.
 
Riepilogo delle caratteristiche dell'FPGA Spartan-6
• Famiglia Spartan-6:
• Spartan-6 LX FPGA: logica ottimizzata
• Spartan-6 LXT FPGA: connettività seriale ad alta velocità
• Progettato per un basso costo
• Più blocchi integrati efficienti
• Selezione ottimizzata degli standard I/O
• Piazzole sfalsate
 
• Imballaggi in plastica saldati ad alto volume
• Bassa potenza statica e dinamica
• Processo a 45 nm ottimizzato per costi e bassa potenza
• Modalità di ibernazione per l'interruzione dell'alimentazione
• La modalità di sospensione mantiene lo stato e la configurazione con attivazione multi-pin e miglioramento del controllo
• Tensione del core di 1,0 V a bassa potenza (FPGA LX, solo -1L)
• Tensione del core di 1,2 V ad alte prestazioni (FPGA LX e LXT, livelli di velocità -2, -3 e -4)
• Banchi di interfaccia SelectIO™ multitensione e multistandard
 
• Velocità di trasferimento dati fino a 1.050 Mb/s per I/O differenziale
• Drive di uscita selezionabile, fino a 24 mA per pin
• Standard e protocolli da 3,3V a 1,2VI/O
• Interfacce di memoria HSTL e SSTL a basso costo
• Conformità hot swap
• Velocità di risposta I/O regolabili per migliorare l'integrità del segnale
• Ricetrasmettitori seriali GTP ad alta velocità negli FPGA LXT
 
• Fino a 3,125 Gb/s • Interfacce ad alta velocità tra cui: Serial ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort e XAUI
• Blocco endpoint integrato per progetti PCI Express (LXT)
• Supporto della tecnologia PCI® a basso costo compatibile con le specifiche a 33 MHz, 32 e 64 bit.
• Slice DSP48A1 efficienti
• Elaborazione aritmetica e del segnale ad alte prestazioni
 
• Veloce moltiplicatore 18 x 18 e accumulatore a 48 bit
• Funzionalità di pipelining e cascata
• Pre-addizionatore per assistere le applicazioni di filtraggio
• Blocchi del controller di memoria integrato
• Supporto DDR, DDR2, DDR3 e LPDDR
• Velocità dati fino a 800 Mb/s (larghezza di banda di picco 12,8 Gb/s)
• Struttura bus multiporta con FIFO indipendente per ridurre i problemi di temporizzazione della progettazione
• Abbondanti risorse logiche con maggiore capacità logica
 
• Registro a scorrimento opzionale o supporto RAM distribuita
• Efficienti LUT a 6 ingressi migliorano le prestazioni e riducono al minimo il consumo
• LUT con doppio flip-flop per applicazioni incentrate sulla pipeline
• Blocca la RAM con un'ampia gamma di granularità
• Blocco rapido della RAM con abilitazione alla scrittura dei byte
• Blocchi da 18 Kb che possono essere opzionalmente programmati come due RAM indipendenti da 9 Kb
 
• Clock Management Tile (CMT) per prestazioni migliorate
• Temporizzazione flessibile e a basso rumore
• I Digital Clock Managers (DCM) eliminano il clock skew e la distorsione del duty cycle
• Phase-Locked Loop (PLL) per un clock a basso jitter
• Sintesi di frequenza con moltiplicazione, divisione e sfasamento simultanei
 
• Sedici reti di clock globali a bassa inclinazione
• Configurazione semplificata, supporta standard a basso costo
• Configurazione di rilevamento automatico a 2 pin
• Ampio supporto SPI di terze parti (fino a x4) e flash NOR
• Ricco di funzionalità Xilinx Platform Flash con JTAG
• Supporto MultiBoot per l'aggiornamento remoto con più bitstream, utilizzando la protezione watchdog
• Maggiore sicurezza per la protezione del progetto
• Identificatore univoco del DNA del dispositivo per l'autenticazione del progetto
 

 
PARTE DEL MAGAZZINO