Il chip AD5689RBCPZ-RL7 del circuito integrato e del transistor si raddoppia interfaccia di SPI

Interfaccia doppia del chip AD5689 RBCPZ SPI del circuito integrato e del transistor

CARATTERISTICHE

Alta accuratezza relativa (INL): Massimo di ±2 LSB a 16 bit

Riferimento basso della deriva 2,5 V: 2 ppm/°C tipici

Pacchetto minuscolo: 3 millimetri di × 3 millimetri, cavo 16

LFCSP TUE: ±0.1% del massimo di FSR

Sfalsi l'errore: massimo di ±1.5 sistemi MV

Errore di guadagno: ±0.1% del massimo di FSR

Alta capacità di azionamento: 20 mA, 0,5 V da un guadagno selezionabile dall'utente delle rotaie del rifornimento (della risistemazione 1 o 2 del perno di GUADAGNO) alla scala o al midscale zero (perno di RSTSEL) compatibilità di logica di 1,8 V 50 megahertz SPI con la rilettura o l'impulso errato basso del collegamento a margherita: 0,5 nanovolt-sec 4 chilovolt robusti HBM e 1,5 chilovolt di FICDM ESD di potere basso di valutazioni: 3,3 Mw a 3 V 2,7 alimentazione elettrica V di 5,5 - di V −40°C ai sistemi dell'acquisizione dei dati ottici di automazione industriale del controllo dei processi degli amplificatori di potenza della stazione base dei ricetrasmettitori di APPLICAZIONI della gamma di temperature di +105°C (schede di ingresso/uscita dello SpA)

DESCRIZIONE GENERALE

I membri di AD5689R/AD5687R della famiglia di nanoDAC+™ sono potere basso, doppio, 16-/12-bit hanno attenuato i convertitori digitale-analogici dell'uscita di tensione (DACs). I dispositivi includono le 2,5 V, un riferimento interno di 2 ppm/°C (ha permesso a per difetto) e un perno scelto di guadagno che dà un'uscita completa di 2,5 V (guadagno = 1) o 5 V (guadagno = 2). I dispositivi funzionano a partire singola 2,7 da un rifornimento V di 5,5 - di V, sono monotono garantito da progettazione e mostra di meno le di 0,1% prestazioni di errore di errore di guadagno di FSR e di contrappeso di 1,5 sistemi MV. Entrambi i dispositivi sono disponibili in un × 3 il millimetro LFCSP da 3 millimetri ed in un pacchetto di TSSOP. I AD5689R/AD5687R anche incorporare un circuito risistemato acceso e un perno di RSTSEL che assicurano che il DAC produca il potere fino alla scala o al midscale zero e rimangono là fino ad un valido scrivono hanno luogo. Ogni parte contiene la a per canale spegne la caratteristica che riduce il consumo corrente del dispositivo a µA 4 a 3 V mentre dentro spenga il modo. I AD5689R/AD5687R usano un'interfaccia periferica di serie versatile (SPI) che aziona alle frequenze di clock fino a 50 megahertz. ed entrambi i dispositivi contengono un perno di VLOGIC che è inteso per 1,8 logica di V/3 V/5 V.

PUNTI CULMINANTI DEL PRODOTTO

1. Alta accuratezza relativa (INL). AD5689R (16 bit): ±2 LSB AD5687R massimo (12 bit): Massimo di ±1 LSB

2. Riferimento basso del Su chip della deriva 2,5 V. 2 coefficiente di temperatura massima tipico di coefficiente di temperatura di ppm/°C 5 ppm/°C

3. Due opzioni del pacchetto. 3 millimetri di × 3 millimetri, 16 cavo TSSOP del cavo LFCSP 16

Gli sforzi sopra quelli elencati nell'ambito delle valutazioni massime assolute possono danneggiare permanente il dispositivo. Ciò è uno sforzo che valuta soltanto; l'operazione funzionale del dispositivo a questi o di alcuni altri termini sopra quelli indicati nella sezione operativa di questa specificazione non è implicata. L'esposizione ai termini di valutazione di massimo assoluta per i periodi estesi può colpire l'affidabilità del dispositivo.