Circuito integrato Chip New di MC9S08LC60LK & microcontroller originali

MC9S08LC60 caratterizza

unità dell'unità centrale di elaborazione di 8 bit HCS08 (CPU)

• CPU di 40-MHz HCS08
• Insieme delle istruzioni HC08 con istruzione aggiunta di BGND
• Sistema di eliminazione degli errori del fondo
• Capacità di punto di rottura per permettere la singola regolazione di punto di rottura durante la ricerca degli errori del in-circuito (più due nuovi punti di rottura in su chip metta a punto il modulo)
• L'emulatore del In-circuito (GHIACCIO) mette a punto il modulo che contiene due comparatori ed i nove modi di innesco. Otto FIFO profondo per la memorizzazione gli indirizzi di cambiamento-de-flusso e dei dati solo evento. Il GHIACCIO mette a punto i punti di rottura dell'etichetta che della forza di sostegni del modulo sia.
• Contributo a fino a 32 interruzioni/fonti risistemate

Opzioni di memoria

• Memorie flash programmabili del in-circuito doppio del su chip con le opzioni di protezione e di sicurezza del blocco; opzioni 60K e 36K disponibili
• Il programma/cancella di una matrice ISTANTANEA mentre esegue da un altro
• memoria ad accesso casuale del Su chip (RAM); opzioni 4K e 2.5K disponibili

Caratteristiche del risparmio di energia

• Attesa più tre fermate
• Il software disattiva del monitor dell'orologio e dell'interruzione a bassa tensione (LVI) per la corrente più bassa di arresto
• funzioni Software-generate del temporizzatore in tempo reale (RTC) facendo uso dell'interruzione in tempo reale (RTI)

Fonte configurabile dell'orologio

• Le opzioni di fonte dell'orologio includono il cristallo, il risuonatore, orologio esterno, o internamente hanno generato l'orologio con la guarnizione di memoria non volatile di precisione (MNV)
• Funzione automatica del monitor dell'orologio

Protezione di sistema

• Computer facoltativo che aziona correttamente risistemazione (del POLIZIOTTO)
• Rilevazione a bassa tensione con la risistemazione o l'interruzione
• Rilevazione illegale del opcode con la risistemazione

Opzioni del pacchetto

• pacchetto piano del quadrato di basso profilo 64-pin (LQFP)
• 80-pin LQFP

Unità periferiche

• LCD (driver del display a cristalli liquidi) — Compatibile con le esposizioni di vetro LCD 5-V o 3-V; funzionale nell'attesa e nei modi a bassa potenza stop3; configurazioni selezionabili della superficie posteriore e del frontplane:
  • – 4 x 40 o 3 x 41 (pacchetto 80-pin)
  • – 4 x 32 o 3 x 33 (pacchetto 64-pin)
• ACMP (comparatore analogico) — opzione da confrontare a tensione interna di riferimento; l'uscita è software selezionabile essere guidato al bloccaggio dell'input TPM1 del canale 0.
• ADC (convertitore analogico-digitale) — 8 il canale, 12 bit con automatico confronta la funzione, la fonte asincrona dell'orologio, il sensore di temperatura ed il canale interno di riferimento del bandgap. L'ADC è l'hardware triggerable facendo uso del contatore di RTI.
• SCI (interfaccia per la trasmissione dei dati di serie) — modo disponibile del unico cavo
• SPI1 e SPI2 — Due moduli di interfaccia periferica di serie
• KBI — Due 8 moduli di interruzione della tastiera del perno con il bordo in aumento del software o di caduta selezionabile individuano
• IIC — modulo Inter integrato del bus del circuito capace dell'operazione fino a 100 kilobits con caricamento massimo del bus; capace di più alti baudrates con il carico riduttore
• TPM1 e TPM2 — Due il temporizzatore/modulatori di impulso-larghezza con il bloccaggio selezionabile dell'input, uscita confronta e bordo-ha allineato la capacità di PWM su ogni canale. Ogni modulo del temporizzatore può essere configurato per PWM attenuato e concentrato (CPWM) su tutti i canali.

Ingresso/uscita

• Fino a 24 perni per tutti gli usi dell'ingresso/uscita (ingresso/uscita); include due perni solo uscita ed un perno solo input
• Pullups selezionabili del software sui porti quando usati come input. La selezione è su una base pungente singolo porto.
• Controllo di tasso di pantano selezionabile del software sui porti quando usato come uscite (selezione è su una singola base del pezzo del porto)
• Controllo selezionabile di resistenza dell'azionamento del software sui porti quando usato come uscite (selezione è su una singola base del pezzo del porto)
• Pullup interno sul perno di IRQ e di RISISTEMAZIONE per ridurre costo di sistema del cliente

Valutazioni massime assolute

1. L'input deve essere corrente limitata al valore ha specificato. Per determinare il valore della resistenza dilimitazione richiesta, calcolare i valori della resistenza per le tensioni del morsetto del positivo (VDD) e della negazione (VSS), quindi usa il più grande dei due valori della resistenza.
2. Tutti i perni funzionali del non rifornimento internamente sono premuti al VSS e a VDD.
3. L'alimentazione elettrica deve mantenere il regolamento all'interno del funzionamento della gamma di VDD durante gli stati attuali istantanei e di funzionamenti di massimo. Se la corrente di iniezione positiva (VIn > VDD) è maggior di IDD, la corrente di iniezione può uscire da VDD e potrebbe provocare uscire esterno dell'alimentazione elettrica del regolamento. Assicuri che il carico esterno di VDD metta da parte la corrente di iniezione più maggior massima corrente. Ciò sarà il più grande rischio quando il MCU non sta consumando il potere. Gli esempi sono: se non c'è nessun orologio di sistema presente, o se la frequenza di clock è molto bassa che ridurrebbe il consumo di energia globale.

Figura 1. serie MC9S08LC60 in pacchetto di 80-Pin LQFP

Figura 2. serie MC9S08LC60 in pacchetto di 64-Pin LQFP

Nota: VREFH/VREFL internamente sono collegati a VDDAD/VSSAD nel pacchetto di 64 perni.