XC7A50T-1CSG324I Programmazione del chip del programmatore CI del chip del circuito integrato CI di panoramica della famiglia Spartan-6

Descrizione generale

La famiglia Spartan®-6 fornisce le capacità principali di integrazione di sistema il costo complessivo più basso per le applicazioni in grande quantità. La famiglia del tredici-membro consegna le densità ampliate che variano da 3.840 a 147.443 cellule di logica, con la metà del consumo di energia di famiglie spartane precedenti e la connettività più veloce e più completa. Costruito su una tecnologia della trasformazione di rame a bassa potenza matura di 45 nanometro che consegna l'equilibrio ottimale di costo, di potere e della prestazione, la famiglia Spartan-6 offre nuovo, una logica doppio-registri e più efficiente 6 dell'input di occhiata della tavola (LUT) e una selezione ricca dei blocchi a livello di sistema incorporati.

Questi comprendono 18 blocchetti KB di KB (2 x 9) piantano, fette della seconda generazione DSP48A1, regolatori di memoria di SDRAM, blocchetti misto migliorati della gestione dell'orologio, la tecnologia di SelectIO™, blocchetti di serie ad alta velocità poweroptimized del ricetrasmettitore, blocchetti compatibili di punto finale del PCI Express®, i modi a livello di sistema avanzati della gestione di potere, automatico-individuano le opzioni di configurazione e la sicurezza migliorata del IP con la protezione del DNA del dispositivo e di AES. Queste caratteristiche forniscono un'alternativa programmabile a basso costo ai prodotti su ordinazione di ASIC facilità d'uso senza precedenti. Offerta di Spartan-6 FPGAs la migliore soluzione per le progettazioni in grande quantità di logica, le progettazioni destinadi ao público di DSP ed alle le applicazioni incluse costo sensibili.

Spartan-6 FPGAs sono il fondamento programmabile del silicio per le piattaforme mirate a di progettazione che consegnano le componenti integrate di hardware e del software che permettono ai progettisti di mettere a fuoco su innovazione non appena il loro ciclo di sviluppo comincia.

Riassunto delle caratteristiche di Spartan-6 FPGA

• Famiglia Spartan-6:

• Spartan-6 LX FPGA: Logica ottimizzata

• Spartan-6 LXT FPGA: Connettività di serie ad alta velocità

• Progettato per basso costo

• Blocchi integrati efficienti multipli

• Selezione ottimizzata delle norme dell'ingresso/uscita

• Cuscinetti vacillati

• Pacchetti cavo-legati di plastica in grande quantità

• Elettricità statica bassa e potere dinamico

• processo di 45 nanometro ottimizzato per costo e potere basso

• Hibernate spegne il modo per potere zero

• Sospenda il modo mantiene lo stato e la configurazione con di sveglia plurimandrino, potenziamento di controllo • Tensione più a bassa potenza del centro 1.0V (LX FPGAs, -1L soli)

• Tensione del centro di rendimento elevato 1.2V (gradi di velocità di LXT e di LX FPGAs, -2, -3 e -4)

Ingresso/uscita

Il numero dei perni dell'ingresso/uscita varia 102 - 576, secondo la dimensione del pacchetto e del dispositivo. Ogni perno dell'ingresso/uscita è configurabile e può rispondere a tantissime norme, facendo uso fino a 3.3V. La guida dell'utente delle risorse di Spartan-6 FPGA SelectIO descrive le compatibilità dell'ingresso/uscita di varie opzioni dell'ingresso/uscita. Ad eccezione dei perni del rifornimento e di alcuni perni dedicati di configurazione, tutti i altri perni del pacchetto hanno le stesse capacità dell'ingresso/uscita, costrette soltanto secondo determinate norme contare. Tutto l'ingresso/uscita dell'utente è bidirezionale; non ci sono perni solo input.

Caratteristiche elettriche dell'ingresso/uscita

Le uscite asimmetriche usano una struttura in opposizione convenzionale, l'azionamento alto verso VCCO o il minimo dell'uscita di CMOS verso terra e possono essere messe nello stato alto--z. Molte caratteristiche dell'ingresso/uscita sono a disposizione all'analista programmatore facoltativamente per invocare in ogni ingresso/uscita nella loro progettazione, come interno debole tirano su e resistenze abbattute, forti resistenze di input interne di spaccatura-termine, azionamento-forze ed i pantano-tassi regolabili dell'uscita e resistenze differenziali di termine. Si veda la guida dell'utente delle risorse di Spartan-6 FPGA SelectIO per maggiori informazioni sulle opzioni disponibili per ogni norma dell'ingresso/uscita.

ELENCO DI COLLEZIONI