Il circuito integrato dei microchip e dei circuiti integrati di P80C557E4EFB scheggia il microcontroller monochip di 8 bit

P83C557E4/P80C557E4/P89C557E4

Microcontroller monochip di 8 bit

CARATTERISTICHE

• unità centrale di elaborazione 80C51

• 32 ROM rispettivamente FEEPROM (flash-EEPROM) del × 8 di K, estensibile esternamente a 64 kbyte

• Protezione di codice di ROM/FEEPROM

• × 1024 8 RAM, estensibile esternamente a 64 kbyte

• Temporizzatore/contatori di 16 bit di due norme

• A quattro registri di bloccaggio ed i tre supplementari di 16 bit un temporizzatore/contatore accoppiato confrontano i registri

• 10 un bit ADC con otto ha multiplexato le entrate analogiche e autoscan programmabile

• Risoluzione di 8 bit due, uscite di modulazione di larghezza di impulso

• Cinque porti dell'ingresso/uscita di 8 bit più una porta d'ingresso di 8 bit compartecipe con le entrate analogiche

• Io porto di serie dell'ingresso/uscita 2C-bus con le funzioni orientate al byte dello schiavo e del padrone

• UART pieno duplex compatibile con il 80C51 standard

• temporizzatore di cane da guardia del Su chip

• 15 fonti di interruzione con 2 fonti esterne dei livelli di priorità (2 - 6 possibili)

• Gamma di temperature estesa (– 40 - +85°C)

• gamma di tensione di rifornimento di 4,5 - 5,5 V

• Gamma di frequenza per l'oscillatore standard 80C51-family: 3,5 megahertz - 16 megahertz

• Oscillatore di PLL con 32 chilocicli di riferimento e frequenza di clock software-selezionabile del sistema

• Temporizzatore di secondi

• Il software permette a/disattiva dell'impulso dell'uscita della BIRRA INGLESE

• Miglioramenti di compatibilità elettromagnetica

• Di sveglia da spenga da esterno o i secondi interrompono

DESCRIZIONE GENERALE

(In futuro genericamente citato come P8xC557E4) il microcontroller monochip di 8 bit P80C557E4/P83C557E4/P89C557E4 è fabbricato in un processo avanzato di CMOS ed è un derivato della famiglia del microcontroller 80C51. Il P8xC557E4 ha lo stesso insieme delle istruzioni del 80C51. Tre versioni del derivato esistono:

• P83C557E4 — 32 kbyte mascherano la ROM programmabile

• P80C557E4 — Versione di ROMless del P83C557E4

• P89C557E4 — 32 kbyte FEEPROM (flash-EEPROM)

Il P8xC557E4 contiene 32 kbyte non volatili maschera la ROM programmabile (P83C557E4) o elettricamente FEEPROM cancellabile rispettivamente (P89C557E4), una memoria lettura /scrittura 1024 di dati del × 8 volatili, cinque porti dell'ingresso/uscita di 8 bit, una porta d'ingresso di 8 bit, due temporizzatori di 16 bit/contatori eventi (identici ai temporizzatori del 80C51), un temporizzatore supplementare di 16 bit coppia per catturare e confrontare i fermi, 15 una fonte, la struttura di interruzione livella due priorità e annidata, 8 un input ADC, una larghezza di impulso doppia di DAC hanno modulato l'interfaccia, due interfacce seriali (UART e I2C-bus), un temporizzatore «del cane da guardia», un oscillatore del su chip ed i circuiti della sincronizzazione. Per i sistemi che richiedono la capacità extra il P8xC557E4 può essere espanto facendo uso delle memorie e della logica compatibili standard di TTL.

Inoltre, il P8xC557E4 ha due modi selezionabili del software di riduzione di potere — Modo in ozio e spegnere modo. Il modo in ozio congela il CPU mentre permette RAM, i temporizzatori, porte seriali ed interrompe il sistema per continuare a funzionare. Spenga il modo conserva i contenuti di RAM ma congela l'oscillatore, inducente tutte le altre funzioni del chip ad essere inoperanti.

Il dispositivo inoltre funziona come unità di elaborazione aritmetica che ha facilità per sia il file binario che le capacità aritmetiche come pure ditrattamenti di DCB. L'insieme delle istruzioni consiste di oltre le 100 istruzioni: 49 un-byte, 45 a due byte e byte 17 tre. Con un orologio di sistema da 16 megahertz, 58% delle istruzioni sono eseguiti in 0,75 µs e 40% in 1,5 µs. Moltiplichi e divida le istruzioni richiedono 3 µs.

VALUTAZIONI MASSIME ASSOLUTE ^{1, 2, 3}

NOTE:

1. Gli sforzi sopra quelli elencati nell'ambito delle valutazioni massime assolute possono danneggiare permanente il dispositivo. Ciò è una valutazione di sforzo soltanto e l'operazione funzionale del dispositivo a questi o di alcuni termini all'infuori di quelli descritti sezione elettrica nelle caratteristiche di CC e di CA di questa specificazione non è implicata.

2. Questo prodotto include i circuiti specificamente progettati per la protezione dei suoi dispositivi interni dagli effetti offensivi di eccessiva tassa statica. Ciò nonostante, è suggerito che le precauzioni convenzionali siano prese per evitare l'applicazione maggior dei massimi stimati.

3. I parametri sono validi sopra la gamma di temperatura di funzionamento salvo specificazione contraria. Tutte le tensioni sono riguardo al VSS salvo indicazione contraria.

Figura uno schema a blocchi 1. P8xC557E4

Figura 2. diagramma funzionale

Figura 3. diagramma appuntante per QFP80 (SOT318)