Il chip ottico AT91 del circuito integrato dei circuiti integrati AT91SAM7S64-AU-001 ARMA ai i microcontroller basati a pollice

AT91 ARMANO ai i microcontroller basati a pollice

AT91SAM7S512 AT91SAM7S256 AT91SAM7S128 AT91SAM7S64 AT91SAM7S321 AT91SAM7S32 AT91SAM7S161 AT91SAM7S16

Caratteristiche

• Incorpora l'unità di elaborazione di ARM7TDMI® ARM® Thumb®

– Architettura ad alto rendimento di RISC di 32 bit

– Insieme delle istruzioni ad alta densità di 16 bit

– Capo in MIPS/Watt

– L'emulazione del In-circuito di EmbeddedICE™, mette a punto il supporto di Manica di comunicazione

• Flash ad alta velocità interno

– 512 kbyte (AT91SAM7S512) hanno organizzato in due banche attigue di 1024 pagine di 256 byte

(Aereo doppio)

– 256 kbyte (AT91SAM7S256) hanno organizzato nel 1024 le pagine di 256 byte (singolo aereo)

– 128 kbyte (AT91SAM7S128) hanno organizzato in 512 pagine di 256 byte (singolo aereo)

– 64 kbyte (AT91SAM7S64) hanno organizzato in 512 pagine di 128 byte (singolo aereo)

– 32 kbyte (AT91SAM7S321/32) hanno organizzato in 256 pagine di 128 byte (singolo aereo)

– 16 kbyte (AT91SAM7S161/16 organizzato in 256 pagine di 64 byte (singolo aereo)

– Singolo ciclo Access a fino a 30 megahertz negli stati del caso peggiore

– Esecuzione dell'istruzione d'ottimizzazione del pollice dell'amplificatore di Prefetch a velocità massima

– Tempo di programmazione della pagina: spettrografia di massa 6, compreso la pagina Automatico-cancella, in pieno cancella il tempo: spettrografia di massa 15

– 10.000 scrivono i cicli, la capacità di dieci anni della conservazione di dati, le capacità della serratura del settore, pezzo istantaneo di sicurezza

– Interfaccia di programmazione istantanea veloce per produzione in grande quantità

• SRAM ad alta velocità interno, Unico ciclo Access a velocità massima

– 64 kbyte (AT91SAM7S512/256)

– 32 kbyte (AT91SAM7S128)

– 16 kbyte (AT91SAM7S64)

– 8 kbyte (AT91SAM7S321/32)

– 4 kbyte (AT91SAM7S161/16)

• Regolatore di memoria (MC)

– Regolatore istantaneo incastonato, stato della terminazione e rilevazione di cattivo allineamento

• Regolatore di risistemazione (RSTC)

– Basato sulla risistemazione accesa e sul rivelatore calibrato in fabbrica a bassa potenza di Brown-fuori

– Fornisce la modellatura di segnale risistemato e lo stato esterni di fonte di risistemazione

• Generatore di orologio (CKGR)

– Oscillatore a bassa potenza di RC, oscillatore del Su chip da 3 - 20 megahertz ed un PLL

• Regolatore della gestione di potere (PMC)

– Capacità di ottimizzazione di potere del software, compreso il modo di orologio lento (giù a 500 hertz) ed il modo in ozio

– Tre segnali di orologio esterni programmabili

• Regolatore di interruzione avanzato (AIC)

– Individualmente Maskable, di priorità livella Otto, fonti di interruzione Vectored

– Due (AT91SAM7S512/256/128/64/321/161) o uno (AT91SAM7S32/16)

Le fonti di interruzione esterna ed una fonte veloce di interruzione, interruzione spuria hanno protetto

• Metta a punto l'unità (DBGU)

– UART a due fili e contributo all'interruzione di Manica di comunicazione Debug,

Prevenzione programmabile di Access del GHIACCIO

– Modo per la comunicazione di serie a due fili per tutti gli usi di UART

• Temporizzatore di intervallo periodico (POZZO)

– un contatore programmabile di 20 bit più il contatore di intervallo pungente 12

• Cane da guardia di Windowed (WDT)

– un contatore programmabile chiave-protetto di 12 bit

– Fornisce i segnali di interruzione o di risistemazione al sistema

– Contro può essere fermato mentre l'unità di elaborazione è dentro mette a punto lo stato o nel modo in ozio

• Temporizzatore in tempo reale (RTT)

– contatore non sincronizzato di 32 bit con l'allarme

– Cola l'oscillatore interno di RC

• Un regolatore di ingresso/uscita parallelo (PIOA)

– Trentadue (AT91SAM7S512/256/128/64/321/161) o ventuno (AT91SAM7S32/16)

Linee programmabili dell'ingresso/uscita multiplexate con fino a due I/Os periferici

– Capacità introdotta di interruzione del cambiamento su ogni linea dell'ingresso/uscita

– Lo Aperto scolo individualmente programmabile, tira sulla resistenza e l'uscita sincrona

• Undici (AT91SAM7S512/256/128/64/321/161) o nove (AT91SAM7S32/16) DMA periferico

Canali del regolatore (PDC)

• Un porto del dispositivo di velocità massima di USB 2.0 (12 Mbits al secondo) (eccezione fatta per il AT91SAM7S32/16).

– ricetrasmettitore del Su chip, 328 byte FIFOs integrato configurabile

• Un regolatore di serie sincrono (SSC)

– Orologio indipendente e segnali di sincronizzazione della struttura per ogni ricevitore e trasmettitore

– Io supporto dell'interfaccia analogica del ² S, supporto multiplo di divisione di tempo

– Capacità continue ad alta velocità del flusso di dati con il trasferimento di dati di 32 bit

• Due (AT91SAM7S512/256/128/64/321/161) o un universale (AT91SAM7S32/16)

Ricevitori trasmettitori sincroni/asincroni (USART)

– Singolo Baud Rate Generator, modulazione di IrDA®/demodulazione infrarosse

– Contributo a ISO7816 T0/T1 Smart Card, handshake dell'hardware, supporto RS485

– Linea di modem completa supporto su USART1 (AT91SAM7S512/256/128/64/321/161)

• Un Serial Peripheral Interface master/slave (SPI)

– 8 - alla lunghezza di dati programmabile di 16 bit, quattro Chip Selects periferico esterno

• Un temporizzatore di 16 bit di Tre-Manica/contatore (TC)

– Perni multiuso introdotti e due dell'orologio esterno tre dell'ingresso/uscita per Manica

(AT91SAM7S512/256/128/64/321/161)

– I perni multiuso introdotti e due di un orologio esterno dell'ingresso/uscita per i primi due canali soltanto

(AT91SAM7S32/16)

– Doppia generazione di PWM, bloccaggio/modo di forma d'onda, capacità Up/Down

• Un regolatore di 16 bit PWM di Quattro-Manica (PWMC)

• Un'interfaccia bifilare (TWI)

– Il supporto matrice del modo soltanto, tutto il Atmel bifilare EEPROMs ed i dispositivi compatibili di I2 C hanno sostenuto

(AT91SAM7S512/256/128/64/321/32)

– Master, Multi-Master e schiavo Mode Support, tutto il Atmel bifilare EEPROMs e I2 C compatibile

Dispositivi di sostegno (AT91SAM7S161/16)

• Un 8 convertitore analogico-digitale del bit del canale 10, quattro canali ha multiplexato con Digital I/Os

• Assistente dello stivale di SAM-BA™

– Programma dello stivale di difetto

– Interfaccia con l'interfaccia utente grafica di SAM-sedere

• Ricerca di frontiera di IEEE® 1149,1 JTAG su tutti i perni di Digital

• 5V-tolerant I/Os, compreso quattro linee a corrente forte dell'ingresso/uscita dell'azionamento, fino a 16 mA ciascuno

(AT91SAM7S161/16 I/Os non 5V-tolerant)

• Alimentazioni elettriche

– Regolatore incastonato 1.8V, elaborante a 100 mA per il centro e le componenti esterne

– l'ingresso/uscita di 1.8V o di 3.3V VDDIO allinea l'alimentazione elettrica, l'alimentazione elettrica istantanea dell'indipendente 3.3V VDDFLASH

– alimentazione elettrica del centro di 1.8V VDDCORE con il rivelatore di Brown-fuori

• Completamente funzionamento statico: Fino a 55 megahertz agli stati del caso peggiore di 85⋅ e di 1.65V C

• Disponibile in 64 pacchetto di verde di verde del cavo LQFP o 64 del cuscinetto QFN

(AT91SAM7S512/256/128/64/321/161) e 48 pacchetto di verde di verde del cavo LQFP o 48 del cuscinetto QFN

(AT91SAM7S32/16)

Schema a blocchi AT91SAM7S512/256/128/64/321/161

Schema a blocchi AT91SAM7S32/16

Offerta di riserva (vendita calda)