Portone di NAND elettronico dell'input di 74HC00D IC Chips Quad 2
electronic integrated circuit
,linear integrated circuits
74HC00; 74HCT00
Portone di NAND dell'input del quadrato 2
CARATTERISTICHE
• Aderisce a no. standard 8-1A di JEDEC
• Protezione di ESD:
HBM EIA/JESD22-A114-A supera 2000 V
IL millimetro EIA/JESD22-A115-A supera 200 V
• Specificato da −40 a °C +85 e da −40 a +125 °C.
DESCRIZIONE
I 74HC00/74HCT00 sono dispositivi ad alta velocità di CMOS del Si-portone e sono perno compatibile con potere basso Schottky TTL (LSTTL). Sono specificati conformemente a no. standard 7A di JEDEC.
I 74HC00/74HCT00 svolgono la funzione di 2 input NAND.
DATI DI RIFERIMENTO RAPIDO
TERRA = 0 V; Tamb = °C 25; TR = tf = 6 NS.
| SIMBOLO | PARAMETRO | CIRCOSTANZE | TIPICO | UNITÀ | |
| 74HC00 | 74HCT00 | ||||
| tPHL/tPLH | Na di ritardo di propagazione, N.B.: a nY | CL = 15 PF; VCC = 5 V | 7 | 10 | NS |
| Ci | capacità dell'input | 3,5 | 3,5 | PF | |
| DPC | capacità di dissipazione di potere per portone | note 1 e 2 | 22 | 22 | PF |
Note
1. La DPC è usata per determinare la dissipazione di potere dinamica (palladio nel µW).
× VCC della DPC = del palladio × di fi di 2 × N + Σ (× 2 FO del × VCC del CL) dove:
frequenza dell'input = di fi nel megahertz;
frequenza dell'uscita = delle FO nel megahertz;
Capacità del carico dell'uscita = del CL nel PF;
VCC = tensione di rifornimento nei volt;
N = uscite di commutazione del carico totale;
Σ (× FO del × VCC2 del CL) = somma delle uscite.
2. Per 74HC00 la circostanza è VI = terra a VCC.
Per 74HCT00 la circostanza è VI = terra VCC a − 1,5 V.
Fig.1 piedinatura DIP14, SO14 e (T) SSOP14.
Fig.2 piedinatura DHVQFN14. Diagramma di logica Fig.3 (un portone).
Diagramma di funzione Fig.4. Simbolo di logica di IEC Fig.5.