HIP6501ACBZ-T IC elettronico Chips Triple Linear Power Controller

Offerta di riserva (vendita calda)

HIP6501A

Regolatore lineare triplo di potere con l'interfaccia di controllo di ACPI

Il HIP6501A, accoppiato con il HIP6020 o HIP6021, semplifica l'implementazione delle progettazioni ACPI-compiacenti nelle applicazioni informatiche e del microprocessore. IC integra due regolatori lineari e un transistor a corrente debole del passaggio come pure le funzioni di controllo 16 in un pacchetto del perno SOIC.

Un regolatore lineare genera l'aereo di tensione 3.3VDUAL da un'uscita del 5VSB dell'alimentazione elettrica di ATX durante gli stati di sonno (S3, S4/S5), alimentanti gli slot PCI tramite un transistor esterno del passaggio, come istruito dallo stato del 3.3VDUAL permetta al perno. Un transistor supplementare del passaggio è utilizzato per commutare nell'uscita di ATX 3.3V per l'operazione del PCI durante i operatingstates (attivi) S0 e S1.

I secondi il potere di memoria del 2.5V/3.3V del sistema informatico del regolatore lineare rifornimenti tramite un transistor esterno del passaggio negli stati attivi. Durante lo stato S3, un transistor integrato del passaggio assicura il potere dello sonno-stato 2.5V/3.3V. Poteri terzi di un regolatore su un aereo 5VDUAL commutando nell'uscita di ATX 5V negli stati attivi, o il ATX 5VSB negli stati di sonno.

Il modo operativo di HIP6501A (uscite dello attivo-stato o uscite dello sonno-stato) è due perni diretti selezionabili di controllo: S3 e S5. Ulteriore controllo dell'attivazione governante di logica dei modi differenti di potere è offerto tramite due perni permettenti: EN3VDL e EN5VDL. Negli stati attivi, il regolatore lineare 3.3VDUAL utilizza un MOSFET esterno del passaggio di N-Manica per collegare l'uscita (VOUT₁)direttamenteall'input3.3Vassicuratotramiteun'alimentazione elettricaequivalenteo(diATX), mentreincorrenelleperditeminime.

Nello stato di sonno, l'uscita 3.3VDUAL è fornita dal ATX 5VSB tramite un transistor di NPN, anche esterno al regolatore. La fornitura di energia dello stato attivo per l'uscita 2.5/3.3VMEM è fatta tramite un transistor esterno di NPN, o un commutatore di NMOS per la regolazione 3.3V. Negli stati di sonno, la conduzione su questa uscita è trasferita ad un transistor interno del passaggio. L'uscita 5VDUAL è alimentata tramite due transistor esterni del MOS.

Negli stati di sonno, un transistor PNP o (di PMOS) conduce la corrente dall'uscita di ATX 5VSB, mentre negli stati attivi, flusso corrente è trasferito ad un transistor di NMOS collegato all'uscita di ATX 5V. Simile all'uscita 3.3VDUAL, l'operazione dell'uscita 5VDUAL è dettata non solo dallo stato dei perni S3 e S5, ma da quello del perno di EN5VDL pure.

Caratteristiche

• Fornisce 3 a tensioni controllate ACPI

- 5V attivo/sonno (5VDUAL)

- 3.3V attivo/sonno (3.3VDUAL)

- 2.5V/3.3V attivo/sonno (2.5VMEM)

• Progettazione di controllo semplice

- Nessuna compensazione ha richiesto

• Regolamento di tensione in uscita eccellente

- 3.3VDUAL ha prodotto: ±2.0% sopra la temperatura; Stati di sonno soltanto

- 2.5V/3.3V ha prodotto: ±2.0% sopra la temperatura; Entrambe le condizioni di funzionamento (regolazione 3.3V nel sonno solo)

• Le tensioni in uscita fisse non richiedono resistenze esterne di precisione

• Piccola dimensione

- Piccolo conteggio componente esterno

• Tensione in uscita selezionabile 2.5VMEM via il Pin di FAULT/MSEL

- 2.5V per la memoria di RDRAM

- 3.3V per la memoria di SDRAM

• Monitoraggio di Sotto-tensione di tutte le uscite con la segnalazione di guasto centralizzata

• La funzione regolabile di Morbido inizio elimina le perturbazioni 5VSB

• Disponibile senza Pb (RoHS compiacente)

Valutazioni massime assolute

Tensione di rifornimento, V_5VSB. +7.0V

12V. . Terra - 0.3V a +14.5V

DLA, DRV2. .GND - 0.3V a V12V +0.3V

Tutti i altri perni. .GND - 0.3V a 5VSB + 0.3V

Classificazione di ESD. Classe 3 [5kV]

Condizioni di gestione raccomandate

Tensione di rifornimento, V_5VSB. +5V ±5%

Tensione di polarizzazione secondaria, V_12V. +12V ±10%

Input di Digital, CONTRO₃, CONTRO₅, VEN_3VDL, VEN_5VDL. .0 a +5.5V

Gamma di temperatura ambiente. 0°C a 70°C

Gamma di temperature della giunzione. 0°C a 125°C

Informazioni termiche

Resistenza termica (tipica, nota 1) θJA (°C/W)

Pacchetto di SOIC. 100

Temperatura di giunzione massima. 150°C

Gamma di temperature massima di stoccaggio. - 65°C a 150°C

Temperatura massima del cavo (10s di saldatura). 300°C

(SOIC - punte del cavo sole)

CAUTELA: Gli sforzi sopra quelli elencati «nelle valutazioni massime assolute» possono danneggiare permanente il dispositivo. Ciò è una sola valutazione di sforzo e l'operazione del dispositivo a questi o di alcuni altri termini sopra quelli indicati nelle sezioni operative di questa specificazione non è implicata.

NOTA: 1. il θJA è misurato con la componente ha montato su un bordo di PC di valutazione in aria libera.

Schema a blocchi