SN74LS373N IC elettronico scheggia i circuiti integrati popolari

SN54LS373, SN54LS374, SN54S373, SN54S374, SN74LS373, SN74LS374, SN74S373, SN74S374

FERMI TRASPARENTI OTTALI DI D-TYPE E FLIP-FLOP BORDO-AVVIATI

• Una scelta di otto fermi o di otto flip-flop D tipi in un singolo pacchetto
• uscite Bus-moventi 3-State
• Access parallelo pieno per caricare
• Input di controllo attenuato
• Orologio-permetta all'input ha isteresi per migliorare il rifiuto di rumore (“S373 e” S374)
• Gli input di P-N-P riducono il caricamento di CC sulle linee di dati (“S373 e” S374)

descrizione

Queste uscite dello stato della caratteristica 3 dei registri di 8 bit progettate specificamente per determinare i carichi altamente capacitivi o relativamente di bassa impedenza. Lo stato ad alta impedenza 3 e dell'l'azionamento livello alto aumentato forniscono a questi registri la capacità di collegamento direttamente a e determinando le linee di bus in un sistema bus-organizzato senza esigenza dell'interfaccia o delle componenti pullup. Questi dispositivi sono particolarmente attraenti per implementare i registri dell'amplificatore, i porti dell'ingresso/uscita, i registri bidirezionali di lavoro e degli autisti di autobus.

Gli otto fermi “del LS373 e” dello S373 sono fermi D tipi trasparenti, significanti che mentre permettere (C o CLK) all'input è alto, le uscite di Q seguono i dati (D) input. Quando la C o CLK è presa in basso, l'uscita è chiusa al livello dei dati che sono stati installati.

Gli otto flip-flop “del LS374 e” dello S374 sono flip-flop D tipi bordo-avviati. Sulla transizione positiva dell'orologio, le uscite di Q sono messe agli stati di logica che sono stati installati agli input di D.

l'Schmitt-innesco ha attenuato gli input al permette a/linee dell'orologio “dello S373 e” i dispositivi S374 semplificano la progettazione di sistema come CA ed il rifiuto di rumore di CC è migliorato da in genere 400 sistemi MV dovuto l'isteresi dell'input. Un input uscita controllo attenuato (di OC) può essere usato per disporre le otto uscite in uno stato normale di logica (livelli logici o bassi) o nello stato ad alta impedenza. Nello stato ad alta impedenza, il carico delle uscite nè nè determinare significativamente le linee di bus.

OC non colpisce l'operazione interna dei fermi o dei flip-flop. Cioè i vecchi dati possono essere conservati o i nuovi dati possono essere digitati, anche mentre le uscite sono disinserite.

valutazioni massime assolute sopra il † di funzionamento della gamma di temperature dell'libero aria (salvo indicazione contraria) (“dispositivi di LS)

Tensione di rifornimento, VCC (vedi la nota 1). 7 V

Tensione in ingresso, VI. 7 V

tensione in uscita dello Fuori stato. 5,5 V

Impedenza termica del pacchetto, θJA (vedi la nota 2): Pacchetto di DB. 70°C/W

Pacchetto di DW. .58°C/W

Pacchetto di N. 69°C/W

Pacchetto di NS. 60°C/W

Gamma di temperature di stoccaggio, Tstg. – 65°C a 150°C

Il † sollecita oltre quelli elencati nell'ambito «delle valutazioni massime assolute» può danneggiare permanente il dispositivo. Queste sono valutazioni di sforzo soltanto e l'operazione funzionale del dispositivo a questi o di alcuni altri termini oltre quelli indicati «nelle condizioni di gestione raccomandate» non è implicata. L'esposizione ai termini assoluto-massimo-stimati per i periodi estesi può colpire l'affidabilità del dispositivo.

NOTE: 1. i valori di tensione sono riguardo al morsetto di terra della rete.

2. L'impedenza termica del pacchetto è calcolata conformemente a JESD 51-7.

Offerta di riserva (vendita calda)