microcontroller pungente 8 con il rendimento elevato istantaneo programmabile ATMEGA16A-PU del In-sistema di byte 16K
chip in electronics
,small scale integrated circuits
Figura 6-1. Schema a blocchi dell'architettura di AVR MCU
Per massimizzare la prestazione ed il parallelismo, l'AVR usa un'architettura di Harvard – con le memorie separate ed i bus per il programma ed i dati. Le istruzioni nella memoria di programma sono eseguite con una singola tubatura livellata. Mentre l'un'istruzione sta eseguenda, l'istruzione seguente pre-è andata a prendere dalla memoria di programma. Questo concetto permette alle istruzioni essere eseguito in ogni ciclo di clock. La memoria di programma è memoria flash riprogrammabile del In-sistema. Il file di registro di facile accesso contiene 32 registri di funzionamento di uso generale di 8 bit di x con un singolo tempo di accesso del ciclo di clock. Ciò permette l'operazione dell'unità di logica aritmetica del unico ciclo (ALLUMINIO). In un'operazione tipica di ALLUMINIO, due operandi sono uscita dal file di registro, l'operazione è eseguita ed il risultato è immagazzinato indietro nel file di registro – in un ciclo di clock.
. Le ampiezze e le esecuzioni dell'istruzione di istruzione parallele
Risistemazione e trattamento di interruzione
L'AVR fornisce varie fonti di interruzione. Queste interruzioni ed il vettore risistemato separato ciascuna hanno un vettore separato di programma nello spazio di memoria di programma. Tutte le interruzioni sono assegnate l'individuo permettono ai pezzi che devono essere scritti la logica una insieme all'interruzione globale permettono al pezzo nel registro di stato per permettere all'interruzione. Secondo il controvalore di programma, le interruzioni possono essere automaticamente disabili quando i pezzi BLB02 o BLB12 della serratura dello stivale sono programmati. Questa caratteristica migliora la sicurezza del software. Vedi la sezione «memoria programmare» alla pagina 264 per i dettagli.