Invia messaggio
Casa > prodotti > Chip di IC di memoria flash > Gate array programmabile FPGA - Stratix II di logica di EP2S180F1020C3N del campo programmabile del ICS 8970 IOS dei laboratori 742

Gate array programmabile FPGA - Stratix II di logica di EP2S180F1020C3N del campo programmabile del ICS 8970 IOS dei laboratori 742

fabbricante:
Produttore
Descrizione:
Gate array programmabile del campo di Stratix® II (FPGA) IC 742 9383040 179400 1020-BBGA, FCBGA
Categoria:
Chip di IC di memoria flash
Prezzo:
Contact us
Metodo di pagamento:
Paypal, Western Union, TT
Specifiche
Numero degli elementi di logica:
179400
Numero dei blocchetti di matrice di logica - laboratori:
8970
Numero di I/Os:
Ingresso/uscita 742
Tensione di rifornimento di funzionamento:
1,2 V
Temperatura di funzionamento minima:
0 C
Temperatura di funzionamento massima:
+ 70 C
Punto culminante:

logic integrated circuits

,

programmable logic array ic

Introduzione

Gate array programmabile FPGA - Stratix II di logica di EP2S180F1020C3N del campo programmabile del ICS 8970 IOS dei laboratori 742

Caratteristiche

  • 15.600 a 179.400 LEs equivalente; vedi la tabella 1-1

  • Nuovo e modulo di logica adattabile innovatore (ALM), il di base

    la particella elementare dell'architettura di Stratix II, massimizza la prestazione

    ed efficienza di uso delle risorse

  • Fino a 9.383.040 bit di RAM (1.172.880 byte) disponibili senza

    riduzione delle risorse di logica

  • Memoria di TriMatrix che consiste di tre dimensioni blocco di RAM per implementare

    veri memoria della doppia porta e primo/in fuori amplificatori primi-fuori primi (FIFO)

  • I blocchetti ad alta velocità di DSP forniscono l'implementazione dedicata di

    i moltiplicatori (a fino a 450 megahertz), moltiplicare-accumulano le funzioni e

    filtri limitati da risposta di impulso (ABETE)

  • Fino a 16 orologi globali con 24 risorse di sincronizzazione per regione del dispositivo

  • I blocchi di controllo dell'orologio sostengono la rete dinamica dell'orologio permettono a/disattivano,

    che permette che le reti dell'orologio spengano per ridurre il potere

    consumo nel modo dell'utente

  • Fino a 12 PLLs (quattro hanno migliorato PLLs ed otto PLLs veloce) per dispositivo

    fornisca lo spettro sparso, la larghezza di banda programmabile, orologio cambiano, riconfigurazione in tempo reale di PLL ed avanzato di sfasamento e di moltiplicazione

  • Contributo alle numerose norme asimmetriche e differenziali dell'ingresso/uscita

  • Supporto differenziale ad alta velocità dell'ingresso/uscita con i circuiti delle DPA per 1-Gbps

    prestazione

  • Contributo a rete ed al bus di comunicazione ad alta velocità

    norme compreso RapidIO parallelo, SPI-4 fase 2 (POS-PHY

    Tecnologia del Livello 4), di HyperTransportTM e SFI-4

  • Contributo alla memoria esterna ad alta velocità, compreso la RDT e DDR2

    SDRAM, RLDRAM II, QDR II SRAM e DSR SDRAM

  • Contributo ai megafunctions multipli della proprietà intellettuale da

    Funzioni di Altera MegaCore® e partner di Altera Megafunction

    Megafunctions di programma (AMPPSM)

  • Contributo a sicurezza di progettazione facendo uso di flusso di bit di configurazione

    crittografia

  • Contributo agli aggiornamenti di configurazione a distanza

Tabella 1-1. Caratteristiche della famiglia di Stratix II FPGA

Caratteristica

EP2S15

EP2S30

EP2S60

EP2S90

EP2S130

EP2S180

Elemosine

6.240

13.552

24.176

36.384

53.016

71.760

Tavole di occhiata adattabili (ALUTs) (1)

12.480

27.104

48.352

72.768

106.032

143.520

LEs equivalente (2)

15.600

33.880

60.440

90.960

132.540

179.400

Blocchetti di M512 RAM

104

202

329

488

699

930

Blocchetti di M4K RAM

78

144

255

408

609

768

Blocchetti di M-RAM

0

1

2

4

6

9

Pezzi totali di RAM

419.328

1.369.728

2.544.192

4.520.488

6.747.840

9.383.040

Blocchetti di DSP

12

16

36

48

63

96

moltiplicatori pungenti del × 18 di 18 bit (3)

48

64

144

192

252

384

PLLs migliorato

2

2

4

4

4

4

PLLs veloce

4

4

8

8

8

8

Perni massimi dell'ingresso/uscita dell'utente

366

500

718

902

1.126

1.170

PRODOTTI RELATIVI
Immagine parte # Descrizione
W25N01GVZEIG SLC Nand Flash Memory IC 3V 1G HA MORSO Winbond TW SPI

W25N01GVZEIG SLC Nand Flash Memory IC 3V 1G HA MORSO Winbond TW SPI

FLASH - NAND (SLC) Memory IC 1Gbit SPI - Quad I/O 104 MHz 7 ns 8-WSON (8x6)
PF48F4400P0VBQEK STOCK NUOVO E ORIGINALE

PF48F4400P0VBQEK STOCK NUOVO E ORIGINALE

FLASH - NOR (MLC) Memory IC 512Mbit CFI 52 MHz 110 ns 64-LBGA (11x13)
Memoria flash NUOVE ED AZIONE ORIGINALI di IC di DSPIC30F3011-30I/PT

Memoria flash NUOVE ED AZIONE ORIGINALI di IC di DSPIC30F3011-30I/PT

dsPIC dsPIC™ 30F Microcontroller IC 16-Bit 30 MIPs 24KB (8K x 24) FLASH 44-TQFP (10x10)
NUOVE ED AZIONE ORIGINALI DI IR2110PBF

NUOVE ED AZIONE ORIGINALI DI IR2110PBF

Half-Bridge Gate Driver IC Non-Inverting 14-DIP
Chip di IC di memoria flash di S25FL032P0XMFI010 SOP8 104MHz

Chip di IC di memoria flash di S25FL032P0XMFI010 SOP8 104MHz

FLASH - NOR Memory IC 32Mbit SPI - Quad I/O 104 MHz 8-SOIC
Circuito integrato doppio di memoria di Spi del quadrato del BIT istantaneo di serie del chip 3V 8M di W25Q80DVSNIG

Circuito integrato doppio di memoria di Spi del quadrato del BIT istantaneo di serie del chip 3V 8M di W25Q80DVSNIG

FLASH - NOR Memory IC 8Mbit SPI - Quad I/O 104 MHz 8-SOIC
Modulo IRF520 dell'azionamento PWM Controlador di MOS Tube Field Effect Single-Chip

Modulo IRF520 dell'azionamento PWM Controlador di MOS Tube Field Effect Single-Chip

N-Channel 100 V 9.2A (Tc) 60W (Tc) Through Hole TO-220AB
MAX485, RS485 modulo TTL RS-485 al modulo TTL a 485

MAX485, RS485 modulo TTL RS-485 al modulo TTL a 485

1/1 Transceiver Half RS422, RS485 8-uMAX/uSOP
SKY65336-11 STOCK NUOVO E ORIGINALE

SKY65336-11 STOCK NUOVO E ORIGINALE

RF Front End 2.4GHz ISM 28-MCM (8x8)
Invii il RFQ
Di riserva:
MOQ:
Contact us