CY62157EV30LL-45BVXI IC elettronico scheggia 8-Mbit (512K x 16) RAM statico

CY62157EV30 MoBL®

8-Mbit (512K x 16) RAM statico

Caratteristiche

• Pacchetto di TSOP I configurabile come 512K x 16 o come 1M x 8 SRAM

• Alta velocità: 45 NS

• Ampia gamma di tensione: 2.20V-3.60V

• Pin compatibile con CY62157DV30

• Potere standby ultrabasso

— Corrente standby tipica: µA 2

— Corrente standby massima: 8 µA (industriale)

• Potenza attiva ultrabassa

— Corrente attiva tipica: 1,8 mA @ f = 1 megahertz

• Espansione di memoria facile con le caratteristiche di CE1, di CE2 e di OE

• Automatico spenga una volta deselezionato

• CMOS per velocità e potere ottimali

• Disponibile sia 48 in palla senza Pb che non senza Pb VFBGA,

44 perno senza Pb TSOP II e 48 perno TSOP che imballo

Descrizione funzionale ^[1]

Il CY62157EV30 è un rendimento elevato il CMOS RAM statico organizzato come parole 512K da 16 bit. Questo dispositivo caratterizza la progettazione di circuito avanzata per fornire la corrente attiva ultrabassa. Ciò è ideale per la fornitura della più batteria Life™ (MoBL®) nelle applicazioni portatili quali i telefoni cellulari. Il dispositivo inoltre ha un automatico spegne la caratteristica che riduce significativamente il consumo di energia quando gli indirizzi non stanno fornendo. Disponga il dispositivo nella modalità standby una volta deselezionato (CE₁ LIVELLO o MINIMO_del CE₂ o sia BHE che BLE è ALTO). I perni dell'uscita o dell'input (da IO₀ a IO₁₅)sono dispostiin unaltostatodell'impedenzaquando:

• Deselezionato (CE₁LIVELLOo MINIMO_delCE₂)

• Le uscite sono disabili (LIVELLO di OE)

• Sia il d'altezza di byte permette a che il byte Enable basso è disabile (LIVELLO di BLE, di BHE)

• Scriva l'operazione è attivo (CE₁ MINIMO, LIVELLO_del CE₂ e NOI BASSI)

Per scrivere al dispositivo, prenda Chip Enable (CE₁ MINIMO e LIVELLO_del CE₂) e scriva permettono agli input (NOI) IN BASSO. Se il minimo di byte permette a (BLE) è IN BASSO, poi dati dai perni di IO (da IO₀ a IO₇)è scrittonellaposizionespecificatasuipernidiindirizzo(daA₀ a A₁₈). Seild'altezzadibytepermette a(BHE)èIN BASSO, poidatidaipernidiIO(daIO₈ a IO₁₅)è scrittonellaposizionespecificatasuipernidiindirizzo(daA₀ a A₁₈).

Per leggere dal dispositivo, prenda Chip Enable (CE₁ MINIMO e LIVELLO_del CE₂) e l'uscita permette al MINIMO (OE) mentre forza scrive permette a (NOI) SU. Se il minimo di byte permette a (BLE) è IN BASSO, poi dati dalla posizione di memoria specificata dai perni di indirizzo compare su IO₀ - IO₇. Seild'altezzadibytepermette a(BHE)èIN BASSO, quindiidatidallamemoriacompaionosuIO₈ - IO₁₅.

Schema a blocchi di logica

Note 1. Per le raccomandazioni di best practice, riferisca prego alla nota di applicazione di Cypress AN1064, linee guida del sistema di SRAM

Valutazioni massime

Il superamento delle valutazioni massime può accorciare la durata di vita della batteria del dispositivo. Le linee guida dell'utente non sono provate.

Temperatura di stoccaggio ......................................................................... – 65°C a + 150°C

Temperatura ambiente con potere ........................................... – 55°C applicato a + 125°C

Tensione di rifornimento per frantumare potenziale ................................ – 0.3V a 3.9V (VCCmax + 0.3V)

Tensione di CC applicata alle uscite nello stato alto--z ^{[6, 7]} ......... – 0.3V a 3.9V (VCCmax + 0.3V)

La CC la tensione in ingresso ^{[6, 7]} .................................................... – 0.3V a 3.9V (VCC massimo + 0.3V)

Corrente d'uscita nelle uscite (MINIMO) ....................................................................... 20 mA

Tensione di scarica statica ....................................... > 2001V (MIL-STD-883, metodo 3015)

Chiuda ............................................................................................... > sui 200 mA corrente

Offerta di riserva (vendita calda)